以All Programmable核心架構(gòu)體系和高性能密度著稱的賽靈思，再次在20nm重要節(jié)點發(fā)力，近日發(fā)布了完整的20nm All Programmable UltraScale產(chǎn)品系列陣容，而且已經(jīng)開始發(fā)貨其中一款器件，同時具備相關(guān)文檔、選型表以及行業(yè)唯一SoC增強型設(shè)計套件Vivado的支持。賽靈思一舉將業(yè)界最大容量器件翻番達(dá)到440萬邏輯單元。

賽靈思全球高級副總裁亞太區(qū)執(zhí)行總裁湯立人

密度優(yōu)勢領(lǐng)先一代

賽靈思全球高級副總裁亞太區(qū)執(zhí)行總裁湯立人興奮的告訴21ic記者：“在28nm階段，賽靈思7系列產(chǎn)品已經(jīng)被廣泛用于4K電視、OLED、無線等領(lǐng)域。在2013年前兩個季度，賽靈思28nm產(chǎn)品的市場占有率高達(dá)72%?，F(xiàn)在我們發(fā)布20nm UltraScale完整產(chǎn)品陣列將進一步夯實賽靈思的領(lǐng)先優(yōu)勢，在未來競爭中再次實現(xiàn)領(lǐng)先一代。”

賽靈思的20nm UltraScale領(lǐng)先性體現(xiàn)在什么地方呢?湯立人對記者進行了詳細(xì)解讀。

首先作為UltraScale產(chǎn)品系列之一，賽靈思此次推出的Virtex VU440 UltraScale器件，將業(yè)界最大容量器件的容量翻番，達(dá)到440萬個邏輯單元。這讓賽靈思在器件密度方面的優(yōu)勢從28nm的2倍提升到20nm的4倍，容量超過了所有其他任何可編程器件。這是20nm UltraScale實現(xiàn)領(lǐng)先的硬件基礎(chǔ)。

其次該架構(gòu)在布線、類似ASIC時鐘分布、邏輯架構(gòu)以及針對關(guān)鍵路徑優(yōu)化的重要模塊級創(chuàng)新等方面具有明顯的優(yōu)勢。這些增強功能可以滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實時數(shù)據(jù)包、 DSP和圖像處理等方面更高性能設(shè)計的要求。UltraScale架構(gòu)創(chuàng)新技術(shù)與Vivado設(shè)計套件結(jié)合使用，可在不降低性能的前提下實現(xiàn)90%以上的器件利用率。

記者了解到，第二代堆疊硅片互聯(lián)(SSI)技術(shù)對Virtex UltraScale VU440實現(xiàn)業(yè)界最高帶寬和容量起了重要作用。第二代SSI技術(shù)建立在臺積公司(TSMC) CoWoS制造技術(shù)之上，將芯片間帶寬提高了5倍，在整個切片邊界采用統(tǒng)一時鐘架構(gòu)，能為設(shè)計人員提供虛擬單芯片的設(shè)計體驗。賽靈思于2011年在其Virtex-7 2000T器件中首次采用SSI技術(shù)，該產(chǎn)品也是當(dāng)時全球容量最大的器件，共采用68億個晶體管，擁有200萬個邏輯單元(即2000萬個ASIC等效門)。

多代并存將成常態(tài)

賽靈思Virtex VU440 UltraScale樣片

20nm UltraScale技術(shù)上的突破也為其未來市場表現(xiàn)打下了良好的基礎(chǔ)。

湯立人認(rèn)為：“在中國市場收到4G發(fā)牌的影響，未來市場增長將主要來源于4G通信市場。未來一年內(nèi)28nm產(chǎn)品將是主流，在明年第四季度20nm UltraScale產(chǎn)品量產(chǎn)之后，20nm產(chǎn)品將會逐漸切入。”

[!--empirenews.page--]

伴隨著20nm UltraScale產(chǎn)品的發(fā)布，賽靈思自身的整體產(chǎn)品戰(zhàn)略也有所調(diào)整。

在過去賽靈思都是以產(chǎn)品制程為節(jié)點，每次制程的更新都代表著產(chǎn)品整體更新?lián)Q代，比如從130nm向90nm，從90nm向45/40nm的變化。產(chǎn)品也只有FPGA。而未來多個節(jié)點28nm、20nm、16nm的FGPA系列、ScC系列、3D IC系列將共存，形成一整個生態(tài)系統(tǒng)。

對于為何有這樣的變化，湯立人解釋說：“首先20nm以及后續(xù)的16nm產(chǎn)品都將采用二次曝光光刻技術(shù)，生產(chǎn)流程的增多必然引發(fā)器件的價格高漲，這就限制了其應(yīng)用范圍。同時28nm系列產(chǎn)品性能非常強勁，可以滿足目前絕大多數(shù)應(yīng)用，我們預(yù)計其生命周期至少要有15年。此外，針對現(xiàn)有的28nm產(chǎn)品，我們也會對其不斷改進，未來可能會采用新的架構(gòu)，這樣也會延續(xù)其生命力。”

軟硬協(xié)同簡化設(shè)計難度

記者在和電子工程師就FPGA溝通時，聽到最多的就是FGPA非常復(fù)雜，相對于MCU等邏輯器件，設(shè)計難度提高了許多。這是限制FPGA應(yīng)用范圍的重要難題。

對于這一點，賽靈思已經(jīng)早有準(zhǔn)備。

在引領(lǐng)28nm技術(shù)的四年中，賽靈思開發(fā)出了全新一代設(shè)計環(huán)境與工具套件，即Vivado設(shè)計套件。在20nm和16nm工藝技術(shù)方面，賽靈思繼續(xù)將FPGA、SoC和3D IC與新一代Vivado設(shè)計套件實現(xiàn)協(xié)同優(yōu)化。設(shè)計人員通過工具、器件和IP的同步構(gòu)建與優(yōu)化，可在挖掘芯片最大價值和性能的同時縮短設(shè)計與實現(xiàn)流程。

賽靈思不僅推出了設(shè)計工具，還包括設(shè)計方法。由于產(chǎn)品上市時間和成本很大程度上取決于開發(fā)人員如何運用工具解決新一代復(fù)雜性問題，因此賽靈思定義了一套All Programmable設(shè)計方法。該方法涵蓋最佳實踐以及一系列項目規(guī)劃、開發(fā)板布局和器件規(guī)劃的項目表，同時能應(yīng)對設(shè)計創(chuàng)建、實現(xiàn)和配置調(diào)試等諸多挑戰(zhàn)，從而幫助我們提高了設(shè)計生產(chǎn)力與效率，加速了產(chǎn)品上市進程，并提升了結(jié)果質(zhì)量(QoR)。

“直觀上說，過去完成一項涉及，工程師可能花費幾個月時間，現(xiàn)在采用賽靈思新的設(shè)計方法，可以把這一過程縮短到幾周時間。整體設(shè)計效率有了數(shù)倍的提升。” 湯立人自信的表示。