壹.?RISC-V的簡(jiǎn)單介紹

RISC-V（念做 Risk-Five）是一種起源于UC Berkeley大學(xué)，具有High Quality（高質(zhì)量）、No license fee（無授權(quán)費(fèi)）、No Royalty（無權(quán)利金）等主要特點(diǎn)的RISC ISA（指令集架構(gòu)標(biāo)準(zhǔn)）。

圖片源自：AdobeStock

RISC-V標(biāo)準(zhǔn)是由非營(yíng)利性組織RISC-V基金會(huì)維護(hù)。RISC-V ISA適用于從微控制器到超級(jí)計(jì)算機(jī)的各種計(jì)算體系。在現(xiàn)今的RISC-V業(yè)界已經(jīng)有了很多商用及開源的CPU core，工業(yè)界及學(xué)術(shù)界都在迅速采用該指令集架構(gòu)，更重要是獲得越來越多高速成長(zhǎng)且用戶共享的軟件生態(tài)支持。更有趣的是，RISC-V生態(tài)是一個(gè)不斷演進(jìn)的，開放，靈活共生的社區(qū)型“生命體”。

貳. RISC-V究竟有何不同之處

1.簡(jiǎn)潔

相較于其它商用的ISAs，RISC-V ISA要小很多

2.從零開始的設(shè)計(jì)

明確的分離了User及privileged ISA

具有避免對(duì)micro-architecture及技術(shù)依賴性的特征

3.為了擴(kuò)展性及客制化而設(shè)計(jì)的模塊化ISA

小的標(biāo)準(zhǔn)化基本ISA，在此基礎(chǔ)上具有多種標(biāo)準(zhǔn)的擴(kuò)展

用于大量opcode space的sparse和variable-length instruction encoding

4.穩(wěn)定性

基本及標(biāo)準(zhǔn)擴(kuò)展ISA是固定不變的

通過可選擴(kuò)展而非更新ISA的方式來增加指令

5.通過社區(qū)進(jìn)行設(shè)計(jì)

由領(lǐng)先的行業(yè)或?qū)W術(shù)專家以及軟件開發(fā)者組成的社區(qū)進(jìn)行設(shè)計(jì)

BITMAIN發(fā)布的Sophon BM1880芯片

BM1880是一個(gè)Coprocessor，在實(shí)際應(yīng)用時(shí)需要和類似Camera SoC這樣的Host進(jìn)行連接，數(shù)據(jù)通過USB或者Ethernet進(jìn)行傳輸，Edge Inference可以在BM1880上完成。應(yīng)用場(chǎng)景主要是Camera（攝像頭），Robot（機(jī)器人），Drone（無人機(jī)）。該SoC晶片的的主要組成模塊為：

1.雙核ARM A53處理器

2.單核64bit RISC-V處理器

3.16/32bit, 1866/3200MHz, DDR3/LPDDR3/DDR4/LPDDR4

4.TPU: 運(yùn)算能力達(dá)到1 TOPS@INT8，Winograd convolution達(dá)到2 TOPS

5.On chip memory size：2MB

6.Video Decoder/Image Codec/VPP：支持2 ways 1080p@30fps H264 decode; JPEG Encode/Decode; Hardware video processing

7.Interface: Ethernet and USB3.0用于視頻數(shù)據(jù)的傳輸

讓我們來分析一下，BM1880使用的RISC-V core，采用了單核64bit CPU core，按照實(shí)際應(yīng)用選擇的ISA為RV64 IMAFDC， 最高頻率達(dá)到1GHz，16KiB L1 I-Cache/16KiB L1 D-Cache， RISC-V CPU和VAD （Voice Automatic Detection）模塊配合使用，提供很好的低功耗及VAD的硬件加速能力。我們進(jìn)一步來分析，RISC-V的模塊化，靈活配置的ISA究竟能夠給BM1880帶來什么好處。

1.選擇了M extension ISA是因?yàn)椋琈 extension提供了整數(shù)乘法及除法運(yùn)算能力，能提供高性能的乘法及除法運(yùn)算的硬件加速功能；

2.選擇A extension是因?yàn)閼?yīng)用的軟件以及操作系統(tǒng)需要CPU支持Atomic Operation（原子操作）；

3.選擇同時(shí)支持F及D extension是因?yàn)樾枰玫絾尉燃半p精度浮點(diǎn)運(yùn)算能力；

4.選擇C extension是因?yàn)榭梢阅軌蛲ㄟ^該壓縮指令擴(kuò)展，在編譯器編譯代碼時(shí)得到更高的code density（代碼密度）和更高的運(yùn)行效率；

拾. 總結(jié)

RISC-V ISA在當(dāng)前的行業(yè)應(yīng)用中，主要是嵌入式應(yīng)用為主，在嵌入式應(yīng)用中，由以用于邊緣計(jì)算設(shè)備為主，邊緣設(shè)備的AI及Inference（推理）深度結(jié)合的設(shè)計(jì)架構(gòu)，在未來很長(zhǎng)一段時(shí)間內(nèi)，都將是保持高增長(zhǎng)的趨勢(shì)，這是RISC-V技術(shù)與Edge Computing最好的結(jié)合點(diǎn)，我們可以預(yù)期在2019年RISC-V將Vector Extension ISA 標(biāo)準(zhǔn)批準(zhǔn)通過后，有更多的Core以及軟體出現(xiàn)，將更有利于邊緣計(jì)算晶片PPA和靈活度的提升，一定將助力其更上一層樓。