之前已經(jīng)對MSP430F4250的SD16_A進(jìn)行了入門級的了解和設(shè)置，但由于項目有要求：
AD——模擬信號頻率范圍100~20kHz，采樣率40kHz，16bit采樣
所以，需要設(shè)置采樣率為40KHz，百轉(zhuǎn)千回后得到了如下結(jié)論：
1.需要配置FFL+：
主要寄存器：
（1）FLL_CTL0：
一般官方給出的代碼是
FLL_CTL0?|=?XCAP14PF;
但是其實還有一位關(guān)于時鐘頻率比較重要的：DCOPLUS
為什么要設(shè)置它？
因為DCO的頻率是直接給MCLK和SMCLK的，那么這一位的含義是什么？
參考MSP430X4XX User's Guide
比較重要的說明是，默認(rèn)情況下DCOPLUS = 0并且D = 2，其實D的含義是（Divider的意思），所以總的來說，默認(rèn)情況下你的DCO時鐘頻率=晶振頻率*(N+1)/2，為了提高時鐘頻率，設(shè)置DCOPLUS = 1,即DCO output is not divided，不進(jìn)行默認(rèn)的分頻，可提高2倍時鐘頻率。
（2）SCFQCTL和SCFI0：
之所以把它們放在一起講，因為User's Guide手冊上給出的官方倍頻代碼為：
BIC?#GIE,SR?;?Disable?interrupts MOV.B?#(64?1),&SCFQCTL?;?MCLK?=?64?*?ACLK,?DCOPLUS=0 MOV.B?#FN_2,&SCFI0?;?Select?DCO?range BIS?#GIE,SR?;?Enable?interrupts
具體含義是SCFQCTL為倍頻因子，SCFI0用于設(shè)定頻率范圍，具體參考User's Guide手冊吧。
2.已經(jīng)得到了系統(tǒng)時鐘頻率MCLK和外設(shè)時鐘頻率SMCLK，在AD上具體還能如何設(shè)置：
??SD16CTL?=?SD16REFON+SD16SSEL0;????????????//?1.2V?ref,?SMCLK ??SD16INCTL0?=?SD16INTDLY_3; ??SD16CCTL0?|=?SD16OSR_32?+?SD16IE;?????????//?Enable?interrupt
首先設(shè)置SD16CTL，主要用于選擇時鐘和選擇分頻因子，SD16SSEL0就是選擇SMCLK（已經(jīng)是最快了），設(shè)置SD16INCTL0選擇通道0每次采樣結(jié)束產(chǎn)生中斷（事實上，測量中設(shè)置每4次采樣產(chǎn)生一次中斷，中斷頻率也沒有任何變化，暫時不知如何解釋），設(shè)置SD16CCTL0的過采樣率SD16OSR_32，設(shè)置過采樣率為最低也能提高采樣率，但是會降低采樣精度。參考Use's Guide：
更具體的AD時鐘再參考時鐘部分的框圖：
其實fm就是SMCLK通過層層分頻（上述筆者代碼設(shè)置的分頻系數(shù)為0，不分頻，具體參考SD16CTL寄存器說明）得到的頻率，User's Guide在貼圖文字中提到Sample frequency ?fs = fm/OSR，那么自然，筆者把SD16CCTL0的OSR位設(shè)置為最低的32，就能得到最高的采樣頻率了。
除了時鐘之外，通過SD16_A的框圖還能了解到它內(nèi)部存在的高阻抗Buffer和前置放大器（過采樣數(shù)字濾波之前討論fs時的截圖中也有說明），放大器很容易理解，那么高阻抗Buffer有什么用（User's Guide）：
總結(jié)來說高阻抗Buffer可以抗采集到的輸入數(shù)據(jù)的鋸齒現(xiàn)象，但是它的設(shè)置和fm的頻率有關(guān)，雖然筆者沒有使用，但是卻是SD16_A中一個重要組成部分。
首先解釋前一篇對MSP430 AD研究的博文代碼：
fm = 1MHz，fs = 1MHz/256 = 3.9KHz，約256us會產(chǎn)生一次中斷，最后得到的結(jié)果為224us，誤差0.125，還是有說明價值的。（純屬個人見解）
最后是筆者得到接近200KHz采樣率的代碼：
#include??
#define???Num_of_Results???80
/*?Arrays?to?store?SD16_A?conversion?results?*/
/*?NOTE:?arrays?need?to?be?global?to???????*/
/*???????prevent?removal?by?compiler???????*/
static?unsigned?int?results[Num_of_Results];
void?main(void)
{
??volatile?unsigned?int?i;??????????????????//?Use?volatile?to?prevent?removal
????????????????????????????????????????????//?by?compiler?optimization
??WDTCTL?=?WDTPW?+?WDTHOLD;?????????????????//?Stop?WDT
??FLL_CTL0?|=?XCAP14PF+DCOPLUS;?????????????????????//?Configure?load?caps
??SCFQCTL?=?SCFQ_4M;
??SCFI0?|=?FN_8;//MCLK?=?SMCLK?=?8MHz
??for?(i?=?0;?i?<?10000;?i++);??????????????//?Delay?for?32?kHz?crystal?to
????????????????????????????????????????????//?stabilize
??P1SEL?=?0;????????????????????????????????//GPIO
??P1DIR?=?0xff;?????????????????????????????//out
??
??SD16CTL?=?SD16REFON+SD16SSEL0;????????????//?1.2V?ref,?SMCLK
??SD16INCTL0?=?SD16INTDLY_3;????
??SD16CCTL0?|=?SD16OSR_32?+?SD16IE;?????????//?Enable?interrupt
??for?(i?=?0;?i?<?0x3600;?i++);?????????????//?Delay?for?1.2V?ref?startup
??_EINT();??????????????????????????????????//?Enable?general?interrupts
??SD16CCTL0?|=?SD16SC;??????????????????????//?Set?bit?to?start?conversion
??//_BIS_SR(LPM0_bits);???????????????????????//?Enter?LPM0
??while(1);
}
#pragma?vector=SD16_VECTOR
__interrupt?void?SD16ISR(void)
{
??static?unsigned?int?index?=?0;
??switch?(SD16IV)
??{
??case?2:???????????????????????????????????//?SD16MEM?Overflow
????break;
??case?4:???????????????????????????????????//?SD16MEM0?IFG
????results[index]?=?SD16MEM0;??????????????//?Save?CH0?results?(clears?IFG)
????P1OUT?=?0x03;???????????????????????????//Pin?0,1?out?1
????if?(++index?==?Num_of_Results)
????{
??????index?=?0;????????????????????????????//?SET?BREAKPOINT?HERE
??????P1OUT?=?0x00;?????????????????????????//Pin?0,1?out?0???
????}
????break;
??}
}代碼仔細(xì)說明：
設(shè)置了MCLK = SMCLK = 8MHz（具體參考用戶手冊和筆者之前對時鐘的設(shè)置說明看看就能明白），設(shè)置了不分頻的時鐘給AD，即fm = 8MHz，fs = 8/32 = 250KHz，所以每250KHz就會進(jìn)入一次中斷，當(dāng)采到80個AD值時，使P1.0和P1.1=0，然后清除計數(shù)，再下一次觸發(fā)中斷，P1.1和P1.0會再次置1，通過測量低電平持續(xù)時間可以得到AD的Sample frequency.
得到結(jié)果：
為什么只是186.6KHz？因為MSP430的最大AD采樣頻率就是200KHz，只能無限接近吧。（純屬個人見解）
此文為實踐總結(jié)所得，多數(shù)都為個人見解，僅供參考，具體以TI給出的文檔為準(zhǔn)，歡迎討論并提出不足。
下載文檔
