-
一種用VHDL設計嵌入式Web Server的方案
摘要：近幾年嵌入式Internet開始迅猛發(fā)展，但絕大多數(shù)嵌入式Internet都使用微控制器和相應的軟件來實現(xiàn)。本文介紹一種基于硬件來實現(xiàn)嵌入式Web Server的方案。該方案的核心
-
一種用VHDL設計嵌入式Web Server的方案
摘要：近幾年嵌入式Internet開始迅猛發(fā)展，但絕大多數(shù)嵌入式Internet都使用微控制器和相應的軟件來實現(xiàn)。本文介紹一種基于硬件來實現(xiàn)嵌入式Web Server的方案。該方案的核心
-
一種多功能電子密碼鎖的VHDL設計
利用EDA技術，在可編程邏輯器件CPLD上實現(xiàn)了一種多功能電子密碼鎖。為彌補傳統(tǒng)密碼鎖的不足，進一步提高可靠性，該系統(tǒng)中所有數(shù)據(jù)的存儲、運算都完全由硬件實現(xiàn)。利用VHDL語言對電路進行行為描述，QuartusⅡ軟件中的EDA工具進行仿真及下載。整個設計過程采用自頂向下方案，設計效率高，開發(fā)成本低。采用了MAXⅡ系列的CPLD作為硬件核心，其功耗低，邏輯執(zhí)行速度遠高于單片機，在安防行業(yè)中有較強的市場競爭力。
-
EMCCD相機數(shù)字控制系統(tǒng)的VHDL設計
近年來EMCCD 被越來越多地用于天文觀測，國內EMCCD 相機的研制和觀測也在加速。介紹了基于TI的EMCCD TC253相機的數(shù)字控制系統(tǒng)及其設計方法。首先對TC253以及模擬信號處理器AD9845B的工作原理及控制要求進行了分析。重點介紹了在Quartus Ⅱ的開發(fā)環(huán)境下，使用VHDL語言與FPGA對該圖像采集系統(tǒng)的數(shù)字控制部分進行分析與設計過程，并給出系統(tǒng)仿真波形圖。最后在所設計的硬件電路上進行了測試，給出了關鍵控制信號的實測波形。通過實測時鐘波形與EMCCD器件要求波形的時序比較分析，得出了該實
-
VHDL設計進階:邏輯綜合的原則以及可綜合的代碼設計風格
4.5.1 always塊語言指導原則使用always塊進行可綜合的代碼設計時需要注意以下幾個問題。(1)每個always塊只能有一個事件控制“@(event-expression)”，而且要緊跟在always關鍵字后面。(2)always塊可以表示
-
基于FPGA的IRIG-B標準DC code編碼器VHDL設計
摘要：為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標準DC code信號，采用VHDL語言在FPGA邏輯電路中設計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真，獲得了符合IRIG-B標
-
基于FPGA的UART 16倍頻采樣的VHDL設計
概述隨著電子設計自動化(EDA)技術的發(fā)展，可編程邏輯器件FPGA/CPLD已經在許多方面得到了廣泛應用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以
-
SDRAM接口的VHDL設計
RAM（隨機存取存儲器 是一種在電子系統(tǒng)中應用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM?(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(SynchrONous Dynamic RAM，即
-
全同步數(shù)字頻率計的 VHDL設計與仿真
1 引 言 頻率測量不僅在工程應用中有非常重要的意義，而且在高精度定時系統(tǒng)中也處于核心地位，±1個計數(shù)誤差通常是限制頻率測量精度進 一步提高的重要原因。由于測頻技術的重要性，使測頻方法也有了很大的發(fā)
-
VHDL設計中信號與變量的區(qū)別及應用技巧
VHDL設計中信號與變量的區(qū)別及應用技巧
-
用VHDL設計有限狀態(tài)機的方法
用VHDL設計有限狀態(tài)機的方法
-
汽車尾燈VHDL設計
汽車尾燈VHDL設計標簽/分類： 1．系統(tǒng)設計要求 用6個發(fā)光管模擬6個汽車尾燈（左右各3個），用4個開關作為汽車控制信號,分別為：左拐、右拐、故障和剎車。 車勻速行駛時，6個汽車尾燈全滅；右拐時，車右邊
-
一種用VHDL設計實現(xiàn)的有線電視機頂盒信源發(fā)生
本文介紹了一種數(shù)據(jù)格式轉換的設計方案。該方案采用VHDL對一塊CPLD芯片進行編程，使其實現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉換，并將EISA口的數(shù)據(jù)輸出速率提高一倍，達到信源要求。
-
數(shù)字電壓表的VHDL設計與實現(xiàn)
數(shù)字電壓表的VHDL設計與實現(xiàn)
-
SDH中E1接口數(shù)字分接復用器的VHDL設計及FPGA實現(xiàn)
摘要：介紹了SDH系統(tǒng)中的接口電路——數(shù)字分接復用器的VHDL設計及FPGA實現(xiàn)。該分接復用器電路用純數(shù)字同步方式實現(xiàn)，可完成SDH系統(tǒng)接口電路中7路（可擴展為N路）E1數(shù)據(jù)流的分接和復用。該設計顯示了用高級硬件描述語
-
VHDL設計的串口通信程序
VHDL設計的串口通信程序
-
采用VHDL設計的全數(shù)字鎖相環(huán)電路設計
摘要:敘述了全數(shù)字鎖相環(huán)的工作原理,提出了應用VHDL 技術設計全數(shù)字鎖相環(huán)的方法,并用復雜可編程邏輯器件CPLD 予以實現(xiàn),給出了系統(tǒng)主要模塊的設計過程和仿真結果。0 引言全數(shù)字鎖相環(huán)(DPLL) 由于避免了模擬鎖相環(huán)存
-
VHDL設計的微型打印機控制器技術
1 引言 VHDL是一種面向設計、多層次的數(shù)字系統(tǒng)設計的標準化硬件描述語言，VHDL不需依賴馮·諾伊曼結構，可實現(xiàn)時序和真正并行設計，從而開辟一種全新的數(shù)字系統(tǒng)的設計途徑。使用VHDL語言更便于建立層次結構和元件
-
VHDL設計中信號與變量問題的研究
VHDL設計中信號與變量問題的研究
-
用VHDL設計專用串行通信芯片
一種專用串行同步通信芯片（該芯片內部結構和操作方式以INS8250為參考）的VHDL設計及CPLD實現(xiàn)，著重介紹了用VHDL及CPLD設計專用通信芯片的開發(fā)流程、實現(xiàn)難點及應注意的問題。
entest
21ic子站宣傳員
北斗第八星
21ic項目外包
神奇號
grhr
Yitian7777
empirepan
empirepan
empirepan
empirepan
wangly26
明銳佳源
yoyows
z8848
LEDS
