VERILOG
關(guān)注人關(guān)注
我要報錯
VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
-
ST-BUS總線接口模塊的Verilog HDL設(shè)計
結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計，本文對ST-BUS總線進(jìn)行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設(shè)計方法，給出了Verilog HDL實現(xiàn)和模塊的時序仿真圖。
-
使用Verilog實現(xiàn)基于FPGA的SDRAM控制器
介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計方法，使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進(jìn)行控制。
-
寫代碼(C或Verilog)沒有前途！不要為金錢而工作
-
Icarus Verilog
Icarus Verilog
-
你們都能答上嗎？(各企業(yè)筆試實錄）
a) 什么是Setup 和Holdup時間？ b) 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？
-
你們都能答上嗎？(各企業(yè)筆試實錄）
你們都能答上嗎？(各企業(yè)筆試實錄）
-
你們都能答上嗎？(各企業(yè)筆試實錄）
你們都能答上嗎？(各企業(yè)筆試實錄）
