VERILOG

我要報錯

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

數(shù)字電路設(shè)計工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學(xué)校都以C語言為標(biāo)準(zhǔn)，只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要

電子設(shè)計自動化
2013-08-21

C語言 HDL VERILOG BSP
Verilog HDL獨家程序設(shè)計經(jīng)驗分享

對于Verilog HDL的初學(xué)者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“<=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(<=

電子設(shè)計自動化
2013-08-21

信號 WIRE HDL VERILOG
Verilog HDL基礎(chǔ)教程之：實例4 PS/2接口控制

實例的內(nèi)容及目標(biāo)1．實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級

電子設(shè)計自動化
2013-08-21

接口控制 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以

電子設(shè)計自動化
2013-08-21

端口 HDL VERILOG BSP
三原則助力FPGA系統(tǒng)設(shè)計

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固

嵌入式動態(tài)
2013-07-11

FPGA 系統(tǒng)設(shè)計 HDL語言 VERILOG
設(shè)計FPGA系統(tǒng)應(yīng)了解的三個原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。在

電子設(shè)計自動化
2013-03-27

HDL語言設(shè)計FPGA C語言 VERILOG
Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

1 引言近30年來，由于微電子學(xué)和計算機科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計自動化)行業(yè)帶來了巨大的變化。特別是進入20世紀90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說

電子設(shè)計自動化
2012-10-08

STATE HDL語言 FPGA/CPLD VERILOG
基于串口通訊的Verilog設(shè)計

1 串口通信基本特點隨著多微機系統(tǒng)的應(yīng)用和微機網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息.這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行通信作為一種主要的通信方式，由于所用的傳輸線少

電子設(shè)計自動化
2012-09-03

串口通訊 SE STATE VERILOG
基于Verilog HDL語言的32X8 FIFO設(shè)計

摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能

電子設(shè)計自動化
2012-09-03

存儲器 FIFO HDL語言 VERILOG
Verilog HDL設(shè)計自動數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時代的到來，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moore's Law)的預(yù)言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計理

模擬
2012-07-31

數(shù)據(jù)采集系統(tǒng) ADC HDL VERILOG
基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

摘要：在此利用Verilog HDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊，然后用Verilog HDL硬件描述語言設(shè)計了各個功能模塊，并使用Modelsim軟件

工業(yè)控制
2012-07-30

控制器設(shè)計 HDL語言 CAN總線控制器 VERILOG
基于ESL并采用System C和System Verilog的設(shè)計流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計人員能夠在一種抽象層次上對芯片進行描述和分析的工具和方法，在這種抽象層次上，設(shè)計人員可以對芯片特性進行功能性的描述，而沒有必要求助于硬件（RTL）實現(xiàn)的具體細節(jié)。當(dāng)今

模擬
2012-07-23

SYSTEM SYSTEMC SYSTEMVERILOG VERILOG
用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

嵌入式教程
2012-05-21

FPGA VHDL PLD VERILOG
Verilog串口UART程序

========================================================================== //----------------------------------------------------- // Design Name : uart // File Name : uart.v // Function : S

數(shù)字電源
2012-03-23

INPUT 串口UART VERILOG BSP
Verilog串口UART程序

Verilog串口UART程序

嵌入式教程
2012-03-23

INPUT 串口UART VERILOG BSP
可以將第三方的IP(來自VHDL或Verilog)吸納到NI FlexRIO應(yīng)用中么？

如果適配器模塊是由NI公司開發(fā)的，那么不需要任何VHDL或其他硬件描述語言的經(jīng)驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的，則或許提供定

測試測量
2012-03-21

VHDL RIO FLEX VERILOG
Verilog模擬PS2協(xié)議的方法

PS2協(xié)議讀鍵盤值相當(dāng)簡單嘛，比模擬SPI、I2C簡單多了...下面介紹一下具體過程.1.明確接線關(guān)系，只需接4根線，VCC要+5V，3.3我測試過不能用，時鐘和數(shù)據(jù)線要用bidir雙向口線，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤

數(shù)字電源
2012-03-19

模擬 EDGE PS2協(xié)議 VERILOG
Verilog模擬PS2協(xié)議的方法

Verilog模擬PS2協(xié)議的方法

嵌入式教程
2012-03-19

模擬 EDGE PS2協(xié)議 VERILOG
基于FPGA和Verilog的液晶顯示控制器設(shè)計

液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點，在移動通信終端、便攜計算機、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動電路的核心部件通常由集成電路

顯示光電
2012-02-16

FPGA 液晶顯示控制器控制器設(shè)計 VERILOG
基于FPGA和Verilog的液晶顯示控制器設(shè)計

液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點，在移動通信終端、便攜計算機、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動電路的核心部件通常由集成電路

數(shù)字電源
2012-02-14

FPGA 液晶顯示控制器控制器設(shè)計 VERILOG

首頁上一頁 1 2 3 4 5 6 7 8 9 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

VERILOG

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

Verilog HDL獨家程序設(shè)計經(jīng)驗分享

Verilog HDL基礎(chǔ)教程之：實例4 PS/2接口控制

Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

三原則助力FPGA系統(tǒng)設(shè)計

設(shè)計FPGA系統(tǒng)應(yīng)了解的三個原則

Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

基于串口通訊的Verilog設(shè)計

基于Verilog HDL語言的32X8 FIFO設(shè)計

Verilog HDL設(shè)計自動數(shù)據(jù)采集系統(tǒng)

基于Verilog HDL語言的CAN總線控制器設(shè)計及驗證

基于ESL并采用System C和System Verilog的設(shè)計流程

用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

Verilog串口UART程序

Verilog串口UART程序

可以將第三方的IP(來自VHDL或Verilog)吸納到NI FlexRIO應(yīng)用中么？

Verilog模擬PS2協(xié)議的方法

Verilog模擬PS2協(xié)議的方法

基于FPGA和Verilog的液晶顯示控制器設(shè)計

基于FPGA和Verilog的液晶顯示控制器設(shè)計

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻