PLL

我要報(bào)錯(cuò)

鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。當(dāng)參考時(shí)鐘的頻率或相位發(fā)生改變時(shí)，鎖相環(huán)會(huì)檢測到這種變化，并且通過其內(nèi)部的反饋系統(tǒng)來調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱為“鎖相”

ADI推出雙路時(shí)鐘轉(zhuǎn)換器AD9559

21ic訊 Analog Devices, Inc.最近推出一款完全可編程的抖動(dòng)衰減雙路時(shí)鐘轉(zhuǎn)換器IC（集成電路）AD9559，以滿足高速光纖傳輸網(wǎng)絡(luò)(OTN) 應(yīng)用和高密度線路卡的時(shí)序要求。AD9559 四輸入多服務(wù)線路自適應(yīng)時(shí)鐘轉(zhuǎn)換器可同時(shí)支

通信技術(shù)
2012-08-01

ADI 時(shí)鐘轉(zhuǎn)換器 PLL
采用CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)

1 引言　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款用于多路輸出時(shí)鐘緩沖器中的鎖相環(huán)，其主要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小時(shí)

模擬
2012-07-19

緩沖器電荷泵 SMC PLL
CIS時(shí)基運(yùn)算

WaveExpert CIS時(shí)基的最大記錄長度是512 MS，采樣率幾乎是固定的10 MS/s。時(shí)基沒有被觸發(fā)，但要求與輸入波形同步的外部時(shí)鐘。必須把125 MHz到13.5 GHz的時(shí)鐘頻率連接到預(yù)定標(biāo)器輸入上，把62.5 MHz到125 MHz的時(shí)鐘頻率

汽車電子
2012-07-18

信號(hào)源 CIS RMS PLL
遙控門禁(RKE)系統(tǒng)的設(shè)計(jì)要求

遙控門禁(RKE)系統(tǒng)已經(jīng)備受用戶的青睞，北美80%以上、歐洲70%以上的新車均安裝了RKE系統(tǒng)。除了顯而易見的便捷性，RKE用于開啟汽車制動(dòng)裝置的技術(shù)還具有防盜作用。歐洲汽車生產(chǎn)廠商與保險(xiǎn)公司合作，要求購置汽車保險(xiǎn)時(shí)

汽車電子
2012-07-11

門禁遙控 MAX1470 PLL
ADI推出PLL頻率合成器ADF4159

21ic訊 Analog Devices, Inc.最近推出業(yè)界性能最高的ADF4159 13 GHz PLL頻率合成器。ADF4159實(shí)現(xiàn)了突破性的110 MHz鑒頻鑒相器工作頻率，同時(shí)功耗低于100 mW，僅為競爭解決方案的五分之一。此外，ADF4159包含25位固定

通信技術(shù)
2012-07-02

頻率合成器 ADF4159 ADI PLL
基于DDS+PLL的跳頻信號(hào)源的設(shè)計(jì)

航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強(qiáng)、抗偵測能力好、頻譜利用率高和易于實(shí)現(xiàn)碼分多址等優(yōu)點(diǎn)被稱為無線電通信的“殺手

通信技術(shù)
2012-06-25

通信設(shè)備跳頻信號(hào)源 DDS PLL
用三只IC建立一個(gè)數(shù)字PLL

本設(shè)計(jì)思想中的簡單電路給出了一個(gè)傳統(tǒng)模擬鎖相環(huán)的基礎(chǔ)特性，但電路中除了基準(zhǔn)振蕩器以外，沒有其它的模擬元件。雖然其它可用的數(shù)字PLL，包括那些采用加/減計(jì)數(shù)器的數(shù)字PLL，但本文這個(gè)更簡單也更靈活。此電路最早在

模擬
2012-06-25

計(jì)數(shù)器 IC INPUT PLL
PLL-VCO制作方法介紹

在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。此一PLL-VCO電路的設(shè)計(jì)規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10

模擬
2012-05-04

端子制作方法基板 PLL
PLL-VCO制作方法介紹

在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。此一PLL-VCO電路的設(shè)計(jì)規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10

數(shù)字電源
2012-05-02

端子制作方法基板 PLL
以頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證流程

由于數(shù)據(jù)率的提升，對時(shí)鐘抖動(dòng)分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時(shí)鐘抖動(dòng)會(huì)影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動(dòng)。時(shí)鐘質(zhì)量保證的測量也在發(fā)展。其強(qiáng)調(diào)的是，就位錯(cuò)誤率而言，建立時(shí)鐘效能與

測試測量
2012-04-25

發(fā)射器相位噪聲時(shí)鐘抖動(dòng) PLL
以頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證流程

由于數(shù)據(jù)率的提升，對時(shí)鐘抖動(dòng)分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時(shí)鐘抖動(dòng)會(huì)影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動(dòng)。時(shí)鐘質(zhì)量保證的測量也在發(fā)展。其強(qiáng)調(diào)的是，就位錯(cuò)誤率而言，建立時(shí)鐘效能與

數(shù)字電源
2012-04-23

發(fā)射器相位噪聲時(shí)鐘抖動(dòng) PLL
將高性能RF信號(hào)鏈集成至更小空間

空間！有待探索的最后一片疆域,將高性能RF信號(hào)鏈集成至更小空間的解決方案是行業(yè)需求也是未來趨勢。日趨小巧緊湊的設(shè)備在實(shí)驗(yàn)室里有一臺(tái)Rohde & Schwarz FSIQ頻譜分析儀，它的一側(cè)貼著一個(gè)標(biāo)簽：“兩人抬&rdquo

模擬
2012-04-17

集成信號(hào)鏈 RF PLL
采用PLL的IC的頻率N（1~10）倍增電路介紹

電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個(gè)脈沖，可變成10KHZ的脈沖信號(hào)。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振

模擬
2012-04-10

電路介紹 IC FM PLL
PLL技術(shù)簡介及其在合成頻率源中的應(yīng)用

1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個(gè)電子系統(tǒng)的功能，成為非常重要的部件?！　☆l率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、

測試測量
2012-03-27

頻率源壓控振蕩器 BSP PLL
基于可編程展頻時(shí)鐘生成器的降低EMI干擾技術(shù)介紹

電磁干擾(EMI)是一種會(huì)通過導(dǎo)致意外響應(yīng)或完全工作實(shí)效從而影響電氣/電子設(shè)備性能的能量?！　MI是由輻射電磁場或者感應(yīng)電壓和電流產(chǎn)生的。當(dāng)前高速數(shù)字系統(tǒng)中的高時(shí)鐘頻率和短邊率也會(huì)導(dǎo)致EMI問題。　　傳導(dǎo)和發(fā)射

電子設(shè)計(jì)自動(dòng)化
2012-03-17

編程 EMI干擾時(shí)鐘 PLL
實(shí)現(xiàn)低相位噪聲及高速頻率切換的共存

接收機(jī)質(zhì)量和測試儀速度的提高對信號(hào)發(fā)生器性能提出了更為嚴(yán)苛的要求。隨著頻譜日益擁擠，通信行業(yè)必須開發(fā)新的調(diào)制技術(shù)，提高組件測試速度和性能及生產(chǎn)能力。因此，現(xiàn)在比以往更加需要經(jīng)濟(jì)高效的高質(zhì)量信號(hào)源解決方

測試測量
2012-03-09

低噪聲晶振低相位噪聲 PLL
利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電

電路功能與優(yōu)勢本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對電源噪聲較為敏感，因此，為實(shí)現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。圖1所示電路使用完全集成的小數(shù)N分

線性電源
2012-02-15

調(diào)節(jié)器低噪聲 LDO PLL
Cosmic Circuits宣布經(jīng)硅驗(yàn)證的PLL組合

Cosmic Circuits，領(lǐng)先的差異化模擬和混合信號(hào)IP核提供商，今日宣布其PLL在多個(gè)工藝技術(shù)節(jié)點(diǎn)下經(jīng)過硅驗(yàn)證。Cosmic Circuits提供納米技術(shù)節(jié)點(diǎn)差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、用于無線和音頻的模擬前

模擬
2012-02-14

模擬 CIRCUITS COSMIC PLL
ADI公司推出新款高性能PLL頻率合成器

21ic訊 Analog Devices, Inc. (ADI)，最近推出兩款新的 PLL 頻率合成器 ADF4151 和 ADF4196 ，這些器件能夠提供最大的靈活性和最佳的相位噪聲性能，可簡化多種應(yīng)用的設(shè)計(jì)，包括通信基礎(chǔ)設(shè)施基站、脈沖和多普勒雷達(dá)應(yīng)

通信技術(shù)
2012-01-06

頻率合成器 BSP ADI PLL
鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動(dòng)性能的影響

該應(yīng)用筆記討論了鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動(dòng)性能的影響。在使用電荷泵環(huán)路濾波的PLL設(shè)計(jì)中，通過產(chǎn)生具有最小脈寬的鑒相輸出脈沖，可以減輕PLL的死區(qū)效應(yīng)和相關(guān)的鎖相環(huán)抖動(dòng)。鎖相環(huán)廣泛用于電信行業(yè)，

模擬
2011-12-05

鎖相環(huán) 電荷泵脈沖寬度 PLL

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

PLL

ADI推出雙路時(shí)鐘轉(zhuǎn)換器AD9559

采用CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)

CIS時(shí)基運(yùn)算

遙控門禁(RKE)系統(tǒng)的設(shè)計(jì)要求

ADI推出PLL頻率合成器ADF4159

基于DDS+PLL的跳頻信號(hào)源的設(shè)計(jì)

用三只IC建立一個(gè)數(shù)字PLL

PLL-VCO制作方法介紹

PLL-VCO制作方法介紹

以頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證流程

以頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證流程

將高性能RF信號(hào)鏈集成至更小空間

采用PLL的IC的頻率N（1~10）倍增電路介紹

PLL技術(shù)簡介及其在合成頻率源中的應(yīng)用

基于可編程展頻時(shí)鐘生成器的降低EMI干擾技術(shù)介紹

實(shí)現(xiàn)低相位噪聲及高速頻率切換的共存

利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電

Cosmic Circuits宣布經(jīng)硅驗(yàn)證的PLL組合

ADI公司推出新款高性能PLL頻率合成器

鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動(dòng)性能的影響

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻