HDL

關注201人關注

我要報錯

Verilog HDL基礎教程之：實例5 交通燈控制器

實例的內(nèi)容及目標 1.實例的主要訓練內(nèi)容本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。2.實例目標通過本實例，讀者應達到下面的目標。掌握

電子設計自動化
2013-08-22

HDL VERILOG 交通燈控制器 BSP
Verilog HDL基礎j教程之：程序基本結構

Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可

電子設計自動化
2013-08-22

端口 HDL VERILOG BSP
Verilog HDL基礎教程之：實例4 PS/2接口控制

實例的內(nèi)容及目標1.實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級

電子設計自動化
2013-08-22

接口控制 HDL VERILOG
Verilog HDL基礎教程之：組合邏輯電路的實現(xiàn)

數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關的邏輯電路。也就是說，當輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據(jù)其變化

電子設計自動化
2013-08-21

組合邏輯電路 HDL VERILOG BSP
Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

數(shù)字電路設計工程師一般都學習過編程語言、數(shù)字邏輯基礎、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學校都以C語言為標準，只有少部分學校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要

電子設計自動化
2013-08-21

C語言 HDL VERILOG BSP
Verilog HDL獨家程序設計經(jīng)驗分享

對于Verilog HDL的初學者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“<=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(<=

電子設計自動化
2013-08-21

信號 WIRE HDL VERILOG
Verilog HDL基礎教程之：實例4 PS/2接口控制

實例的內(nèi)容及目標1．實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級

電子設計自動化
2013-08-21

接口控制 HDL VERILOG
Verilog HDL基礎教程之：程序基本結構

Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可以

電子設計自動化
2013-08-21

端口 HDL VERILOG BSP
細數(shù)那些不老的傳奇液晶顯示器

時尚的氣息轉(zhuǎn)瞬間就可能會被淘汰，但時尚卻一直受到消費者的追捧。在這么長的時間里顯示器的性能我外觀一定會發(fā)生很大的變化，而如何選購一款不過時的顯示器呢？在長久之后依然保持一種新鮮感。這在選擇上要下足工夫

顯示光電
2013-07-05

飛利浦三星液晶顯示器 HDL
第三方EDA工具需求持續(xù)增長實現(xiàn)與原廠工具無縫配合

最近Altera宣布采用英特爾14nm Tri-gate工藝的第10代FPGA產(chǎn)品，賽靈思公司(Xilinx)和臺積電宣布采用16nm FinFET工藝打造FPGA器件，F(xiàn)PGA已走到了制程工藝領先的產(chǎn)品之列。對于第三方工具廠商而言，要想適應FPGA制造工

電子設計自動化
2013-06-18

EDA MDASH TRACER HDL
8位無符號數(shù)乘法運算HDL設計實例

原理分析加減乘除是運算的基礎，也是我們在小學課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有

模擬
2012-10-17

AI BLE HDL BSP
FLIR借助MATLAB加速熱成像FPGA的開發(fā)

21ic訊 MathWorks 于日前宣布，F(xiàn)LIR Systems 通過使用 MATLAB 和 HDL Coder，將熱成像 FPGA 開發(fā)過程中從概念的形成到構建可在現(xiàn)場測試的原型的時間縮短了 60%。通過使用 MATLAB 來設計、仿真和評估算法，并使用 H

電子設計自動化
2012-09-06

FPGA 熱成像 MATLAB HDL
Verilog HDL設計自動數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時代的到來，數(shù)字技術的應用已經(jīng)滲透到了人類生活的各個方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術的發(fā)展，著名的摩爾定律(Moore's Law)的預言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設計理

模擬
2012-07-31

數(shù)據(jù)采集系統(tǒng) ADC HDL VERILOG
CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

0 引言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡通信問題，而且端口擴展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/

電子設計自動化
2012-02-09

FPGA CY7C68013 HDL VERILOG
CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

0 引言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡通信問題，而且端口擴展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/

數(shù)字電源
2012-02-07

FPGA CY7C68013 HDL VERILOG
Verilog HDL阻塞屬性探究及其應用

Verilog HDL中，有兩種過程賦值方式，即阻塞賦值(blocking)和非阻塞賦值(nonblocking)。阻塞賦值執(zhí)行時，RHS(right hand statement)估值與更新LHS(left hand statement)值一次執(zhí)行完成，計算完畢，立即更新。在執(zhí)行時

模擬
2011-09-02

阻塞阻塞賦值 HDL VERILOG
基于Verilog HDL濾波器的設計

　現(xiàn)代計算機和通信系統(tǒng)中廣泛采用數(shù)字信號處理的技術和方法，其基本思路是先把信號用一系列的數(shù)字來表示，然后對這些數(shù)字信號進行各種快速的數(shù)學運算。其目的是多種多樣的，有的是為了加密，有的是為了去掉噪聲等無

通信技術
2011-08-19

濾波器小波濾波 HDL VERILOG
MathWorks HDL工具新添Xilinx FPGA硬件驗證功能

21ic訊 MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級測試臺架的同時，以硬件速度驗證其設計。EDA Sim

電子設計自動化
2011-06-07

Xilinx FPGA 硬件 HDL
ST-BUS總線接口模塊的Verilog HDL設計

ST-BUS總線接口模塊的Verilog HDL設計

嵌入式教程
2011-04-07

總線接口接口模塊 HDL VERILOG
HDL Design House采用全套微捷碼軟件加速SoC和IP開發(fā)

微捷碼設計自動化有限公司日前宣布，可重用IP核心、驗證組件和行為仿真模型的締造者HDL Design House公司已采用了全套的微捷碼芯片設計軟件，包括Talus數(shù)字IC實現(xiàn)系統(tǒng)和Titan混合信號設計平臺。通過以微捷碼作為主要

消費電子
2011-04-02

SoC DESIGN HOUSE HDL

maoxiaobu
billwu
淡然淺笑不離ROY
楊文卿
baplmqj
林翊宸爸爸
孫玉其
yang316323692
xiaofei558008
racoy
af10000
heilongqq
masmin
xudaofu
zchong
情歌被打敗
sw小位
yangbingru
神經(jīng)男
paranoea2018

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

HDL

Verilog HDL基礎教程之：實例5 交通燈控制器

Verilog HDL基礎j教程之：程序基本結構

Verilog HDL基礎教程之：實例4 PS/2接口控制

Verilog HDL基礎教程之：組合邏輯電路的實現(xiàn)

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

Verilog HDL獨家程序設計經(jīng)驗分享

Verilog HDL基礎教程之：實例4 PS/2接口控制

Verilog HDL基礎教程之：程序基本結構

細數(shù)那些不老的傳奇液晶顯示器

第三方EDA工具需求持續(xù)增長實現(xiàn)與原廠工具無縫配合

8位無符號數(shù)乘法運算HDL設計實例

FLIR借助MATLAB加速熱成像FPGA的開發(fā)

Verilog HDL設計自動數(shù)據(jù)采集系統(tǒng)

CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

Verilog HDL阻塞屬性探究及其應用

基于Verilog HDL濾波器的設計

MathWorks HDL工具新添Xilinx FPGA硬件驗證功能

ST-BUS總線接口模塊的Verilog HDL設計

HDL Design House采用全套微捷碼軟件加速SoC和IP開發(fā)

相關標簽

關注此標簽的用戶(201人)

熱門活動

課程視頻