數(shù)字頻率信號(hào)校正的FPGA實(shí)現(xiàn)

基于FPGA的高速大容量固態(tài)存儲(chǔ)設(shè)備

FPGA學(xué)習(xí)及設(shè)計(jì)中的注意事項(xiàng)

1.基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。 在語言

基于Virtex-5 FPGA的3.125G串行傳輸系統(tǒng)的設(shè)計(jì)與驗(yàn)證

基于FPGA和單片機(jī)的掃頻儀研究與設(shè)計(jì)

基于FPGA的諧波電壓源離散域建模與仿真

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

基于FPGA的NoC硬件系統(tǒng)設(shè)計(jì)

嵌入式邏輯分析儀在FPGA設(shè)計(jì)中的應(yīng)用

1 引言目前在設(shè)計(jì)和驗(yàn)證超高密度FPGA時(shí)一般采用邏輯分析儀、示波器和總線分析儀，通過測試頭和連接器把信號(hào)送到儀器上，設(shè)計(jì)者必須提供足夠的I/O引腳進(jìn)行全方位的檢測，以及配置足夠的引腳。加入額外的邏輯，以便能選

基于FPGA的HDB3編解碼器設(shè)計(jì)

基于FPGA 的MPEG-4 編解碼器

基于高速FPGA的PCB設(shè)計(jì)技術(shù)

如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡單，以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計(jì)師初入PCB設(shè)計(jì)，或者是極度的幸運(yùn)，實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)

基于FPGA的壓制性干擾源的研究與設(shè)計(jì)

如何基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)？

摘要：提出一種DSP 通過EMIF 接口控制復(fù)雜系統(tǒng)的方案。通過將DSP 芯片連接多片F(xiàn)PGA，并利用FPGA 與各種外部芯片連接，使得DSP 通過EMIF 接口就能控制各種芯片，實(shí)現(xiàn)復(fù)雜系統(tǒng)

用低成本FPGA實(shí)現(xiàn)低延遲變化的CPRI

基于FPGA的QPSK及OQPSK信號(hào)調(diào)制和解調(diào)電路設(shè)計(jì)

基于FPGA／CPLD和USB技術(shù)的無損圖像采集卡

幾種進(jìn)行FPGA時(shí)序約束的方法大盤點(diǎn)！

從最近一段時(shí)間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下： 1. 核心頻率約束這是最基本的，所以標(biāo)號(hào)為0。2. 核心頻率約束+時(shí)

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計(jì)

基于FPGA的1553B通信模塊的設(shè)計(jì)