為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設定不當帶來的數(shù)據(jù)不連續(xù)問題,結合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設定的FIFO深度能夠
21ic訊 Altera公司日前宣布,開始提供業(yè)界第一款基于Serial RapidIO® Gen2 FPGA的解決方案,進一步提高下一代3G和4G無線基站的帶寬,鏈路更加靈活。Altera成功的實現(xiàn)了Stratix® IV GX FPGA中的RapidIO MegaC
21ic訊 賽靈思公司(Xilinx, Inc.)日前宣布,其長期客戶西格瑪 (SIGMA) 在面向?qū)I(yè)攝影師和攝影發(fā)燒友的單反數(shù)碼相機 SIGMA SD1 旗艦產(chǎn)品上采用了 Spartan®-6。這款新型的 4600 萬像素的數(shù)碼相機自2011年 6 月開
引 言 現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求,而FPGA技術在電子系統(tǒng)中應用已經(jīng)非常廣泛,因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設計
基于FPGA的系統(tǒng)易測試性的研究
基于FPGA的信號發(fā)生器設計
近年來,隨著數(shù)字多媒體業(yè)務和Internet網(wǎng)絡的迅速發(fā)展,新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡資源,完成視頻點播、數(shù)字電視的接收及接入Internet等綜合業(yè)務功能?!? 1 數(shù)字機頂盒總體設計方案
LEON2應用于DCPU的FPGA仿真
LEON2應用于DCPU的FPGA仿真
近年來,數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領域取得了廣泛的應用。在數(shù)字視頻監(jiān)控系統(tǒng)中,OSD(On Screen Display)技術是不可或缺的部分。OSD為用戶提供友好的人機界面,能夠使用戶獲得更多的附加信息。系
基于FPGA的視頻應用OSD設計
基于FPGA的時鐘設計
21ic訊 賽靈思公司 (Xilinx, Inc.)日前宣布,Micro/sys 公司采用集成了MicroBlaze™ 處理器子系統(tǒng)的Spartan®-6 FPGA 和 ARM® Cortex™-A8 處理器推出了一款小型低功耗高穩(wěn)健型計算機板。該最新商
摘要:介紹了基于FPGA的四層電梯控制系統(tǒng)的設計。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片,采用Verilog-HDL編程描述,實現(xiàn)對電梯的智能控制,經(jīng)仿真驗證,完成所要求功能。該設計采用模
摘要:為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設定不當帶來的數(shù)據(jù)不連續(xù)問題,結合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設定的FIFO深
摘要:針對高速高靈敏度數(shù)字信號處理時對于自適應濾波器的數(shù)值特性和實時性的要求,在一種自適應格型聯(lián)合濾波器的基礎上提出算法改進,采用馳豫超前流水線技術和時序重構技術,在損失較小濾波性能的情況下,在FPGA中
基于FPGA的高光效LCD投影機設計
摘要:誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作,不僅結構復雜,價格昂貴,而且不方便攜帶?;贔PGA的高速誤碼測試儀,采用FPGA來完成控制和測試模塊的一體化設計,提高了
摘要:目前FIR濾波器的一般設計方法比較繁瑣,開發(fā)周期長,如果采用設計好的FIR濾波器的IP核,則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N,首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
摘要:針對信號發(fā)生器時輸出頻率精度高和幅值可調(diào)的要求,采用直接數(shù)字頻率合成(DDS)技術,提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號發(fā)生器設計方案。采用AT89S52單片機為控制器,控制FPGA產(chǎn)