摘要 在通信設(shè)施、成像設(shè)備、工業(yè)儀器儀表等需要大量數(shù)據(jù)的系統(tǒng)中,要求數(shù)據(jù)轉(zhuǎn)換級(jí)提供越來越寬的分辨率和越來越高的采樣率。并行接口的物理布局和串行LVDS方法的比特率限制,給設(shè)計(jì)人員帶來技術(shù)障礙。文中基于Xili
為了緩解城市交通擁堵問題,提出一種基于FPGA平臺(tái)遠(yuǎn)程網(wǎng)絡(luò)控制的城市交通控制系統(tǒng)設(shè)計(jì)。系統(tǒng)采用TCP/IP傳輸協(xié)議實(shí)現(xiàn)控制中心發(fā)送控制信息給交通系統(tǒng)??刂浦行牟捎肣t圖形化界面實(shí)現(xiàn),清楚直觀;交通系統(tǒng)依據(jù)控制信息選擇相應(yīng)配時(shí)方案進(jìn)行顯示。經(jīng)測試,該系統(tǒng)工作穩(wěn)定、控制精確、可靠性高,且成本較低
21ic訊 Altera公司今天宣布,開始提供面向Nios® II嵌入式處理器的Altera®功能安全鎖步解決方案,這一解決方案降低了設(shè)計(jì)周期風(fēng)險(xiǎn),幫助系統(tǒng)設(shè)計(jì)人員簡化工業(yè)和汽車
本文提出一個(gè)基于FPGA的SPI Flash讀寫硬件實(shí)現(xiàn)方案,該方案利用硬件對(duì)SPI Flash進(jìn)行控制,能夠非常方便地完成Flash的讀寫、擦除、刷新及預(yù)充電等操作,同時(shí)編寫的SPI Fla
21ic訊 Altera公司今天公開業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP,System-in-Package)器件,集成了來自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stra
IBM(NYSE:IBM)和賽靈思公司(NASDAQ: XLNX)今天聯(lián)合宣布開展一項(xiàng)多年戰(zhàn)略協(xié)作,在IBM POWER系統(tǒng)上運(yùn)用賽靈思FPGA加速工作負(fù)載處理技術(shù),以打造更高性能、更高能效的數(shù)據(jù)中心應(yīng)用。IBM和賽靈思已簽署一項(xiàng)(保密)協(xié)議,
高性能浮點(diǎn)處理一直與高性能CPU相關(guān)聯(lián)。在過去幾年中,GPU也成為功能強(qiáng)大的浮點(diǎn)處理平臺(tái),超越了圖形,稱為GP-GPU(通用圖形處理單元)。新創(chuàng)新是在苛刻的應(yīng)用中實(shí)現(xiàn)基于FPGA
FPGA跟隨工藝提升的步伐從不曾歇停,融合創(chuàng)新的速度也不斷加快,顯現(xiàn)出愈加明顯的競爭優(yōu)勢,也迎來了廣泛的市場空間。隨著FPGA不斷成為系統(tǒng)核心,其不但成為系統(tǒng)性能的主推手,也成為電源設(shè)計(jì)的主要推動(dòng)力量。如今的設(shè)計(jì)者們都期望能夠開發(fā)低功耗設(shè)計(jì),而大部分FPGA功耗都與FPGA設(shè)計(jì)人員的實(shí)現(xiàn)選擇有關(guān),這會(huì)影響系統(tǒng)的開關(guān)頻率、輸出負(fù)載、供電電壓、互聯(lián)數(shù)量以及邏輯和互聯(lián)模塊的結(jié)構(gòu),這些選擇反過來也會(huì)影響電源設(shè)計(jì)人員的選擇以及系統(tǒng)設(shè)計(jì)的綜合考慮,影響最終系統(tǒng)的功耗和性能。因而,在設(shè)計(jì)時(shí)就考慮滿足基于FPGA的設(shè)計(jì)
FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法:傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫,在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng),
深亞微米時(shí)代,傳統(tǒng)材料、結(jié)構(gòu)乃至工藝都在趨于極限狀態(tài),摩爾定律也已有些捉襟見肘。而步入深亞納米時(shí)代,晶體管的尺寸就將接近單個(gè)原子,無法再往下縮減。傳統(tǒng)ASIC和ASSP
許多高速數(shù)據(jù)采集應(yīng)用,如激光雷達(dá)或光纖測試等,都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào),因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來說,最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。
本文敘述概括了FPGA應(yīng)用設(shè)計(jì)中的要點(diǎn),包括,時(shí)鐘樹、FSM、latch、邏輯仿真四個(gè)部分。FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是
摘要:在高性能計(jì)算、娛樂和科學(xué)計(jì)算市場,OpenCL的采用在持續(xù)增長。OpenCL的靈活性和便攜性使之成為了一個(gè)開發(fā)圖像處理應(yīng)用的優(yōu)秀平臺(tái)。然而,OpenCL尚未應(yīng)用到硬拷貝打印
在爆炸場壓力測試中,沖擊波超壓峰值隨著彈藥的當(dāng)量和到爆心距離的變化十分顯著。傳統(tǒng)測試系統(tǒng)的測試參數(shù)難以更改,靈活性差,往往需要重新設(shè)計(jì)電路以滿足不同測試要求。為了提高測試系統(tǒng)的靈活性及電路復(fù)用性,設(shè)計(jì)了基于可配置FPGA軟核的測試系統(tǒng)。通過調(diào)用并修改可移植軟核,以實(shí)現(xiàn)系統(tǒng)的快速設(shè)計(jì),通過靈活設(shè)置測試參數(shù)完成不同測試任務(wù)。對(duì)系統(tǒng)準(zhǔn)確性進(jìn)行了驗(yàn)證,應(yīng)用到靜爆試驗(yàn)中,有效獲得了壓力數(shù)據(jù)。
從制造的角度來講,F(xiàn)PGA測試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置 FPGA、然后是測試FPGA,配置FPGA是指
隨著通信技術(shù)的迅猛發(fā)展,電信號(hào)越來越復(fù)雜化和瞬態(tài)化,開發(fā)人員對(duì)測量領(lǐng)域必不可少的工具——數(shù)字示波器的性能提出了越來越高的要求。最大限度提高實(shí)時(shí)采樣率和
0 引 言隨著我國經(jīng)濟(jì)的發(fā)展,機(jī)動(dòng)車輛不斷地增長,現(xiàn)有道路等硬件設(shè)施的增長已經(jīng)滿足不了日益膨脹的交通問題,智能交通系統(tǒng)(Intelligent Transportation System,ITS)越來越
飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備,它是一種由計(jì)算機(jī)實(shí)時(shí)控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實(shí)飛行環(huán)境的模擬設(shè)備。相較于利用飛機(jī)的飛行訓(xùn)練而言,利用飛行模擬器的模擬
京瓷開發(fā)出了供輕型車使用的立體攝像頭。通過把測定距離縮短到40m左右,縮小攝像頭的體積,降低了成本。該 公司在“2015日本電子高新科技博覽會(huì)”(CEATEC JAP
21ic訊 Altera公司和Intrinsic-ID公司——物理不可克隆功能(“PUF”)技術(shù)的領(lǐng)先供應(yīng)商,宣布雙方在Altera Stratix® 10 FPGA和SoC高級(jí)安全解決方