FPGA設(shè)計(jì)

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

0 引言目前基于FPGA和DSP結(jié)構(gòu)的軟件無(wú)線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展，如何借助數(shù)字化的軟硬件優(yōu)勢(shì)設(shè)計(jì)出易實(shí)現(xiàn)、靈活，并滿足不同性能指標(biāo)和目的的數(shù)字接收

電子設(shè)計(jì)自動(dòng)化
2009-11-24

模塊化雷達(dá)接收機(jī) FPGA設(shè)計(jì) BSP
模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

0 引言目前基于FPGA和DSP結(jié)構(gòu)的軟件無(wú)線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中，雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展，如何借助數(shù)字化的軟硬件優(yōu)勢(shì)設(shè)計(jì)出易實(shí)現(xiàn)、靈活，并滿足不同性能指標(biāo)和目的的數(shù)字接收

數(shù)字電源
2009-11-21

模塊化雷達(dá)接收機(jī) FPGA設(shè)計(jì) BSP
BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

0 引言神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡(jiǎn)稱，是當(dāng)前的研究熱點(diǎn)之一。人腦在接受視覺(jué)感官傳來(lái)的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這

電子設(shè)計(jì)自動(dòng)化
2009-11-12

向量 BP神經(jīng)網(wǎng)絡(luò) FPGA設(shè)計(jì) BSP
BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

0 引言神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡(jiǎn)稱，是當(dāng)前的研究熱點(diǎn)之一。人腦在接受視覺(jué)感官傳來(lái)的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這

數(shù)字電源
2009-11-09

向量 BP神經(jīng)網(wǎng)絡(luò) FPGA設(shè)計(jì) BSP
視點(diǎn)：IP核市場(chǎng)和展望

視點(diǎn)：IP核市場(chǎng)和展望

嵌入式動(dòng)態(tài)
2009-10-31

片上系統(tǒng) IP核 BUG FPGA設(shè)計(jì)
引領(lǐng)創(chuàng)新潮流，石墨存儲(chǔ)器架構(gòu)掀FPGA設(shè)計(jì)新風(fēng)

有芯片新興公司創(chuàng)始人表示，石墨存儲(chǔ)器架構(gòu)有望給FPGA設(shè)計(jì)帶來(lái)一股新風(fēng)。新興公司NuPGA創(chuàng)始人Zvi Or-Bach為EE Times年度創(chuàng)新獎(jiǎng)得主。在之前他經(jīng)手成立了eASIC和Chip Express。Or-Bach已和萊斯大學(xué)(Rice University

消費(fèi)電子
2009-10-12

存儲(chǔ)器編程石墨 FPGA設(shè)計(jì)
幀同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

1 引言數(shù)字通信時(shí)，一般以一定數(shù)目的碼元組成一個(gè)個(gè)“字”或“句”，即組成一個(gè)個(gè)“幀”進(jìn)行傳輸，因此幀同步信號(hào)的頻率很容易由位同步信號(hào)經(jīng)分頻得出，但每個(gè)幀的開(kāi)頭和末尾時(shí)刻卻無(wú)法由分頻器的輸出決定。為

電子設(shè)計(jì)自動(dòng)化
2009-09-25

計(jì)數(shù)器幀同步 FPGA設(shè)計(jì) BSP
一種通用SPI總線接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

一、引言 SPI串行通信接口是一種常用的標(biāo)準(zhǔn)接口，由于其使用簡(jiǎn)單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口，應(yīng)用相當(dāng)廣泛。SPI接口的擴(kuò)展有硬件和軟件兩種方法, 軟件模擬 SPI接口方法雖然簡(jiǎn)單方便, 但是速度受到限

電子設(shè)計(jì)自動(dòng)化
2009-08-25

指令總線接口 SPI總線 FPGA設(shè)計(jì)
一種通用SPI總線接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

一、引言 SPI串行通信接口是一種常用的標(biāo)準(zhǔn)接口，由于其使用簡(jiǎn)單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口，應(yīng)用相當(dāng)廣泛。SPI接口的擴(kuò)展有硬件和軟件兩種方法, 軟件模擬 SPI接口方法雖然簡(jiǎn)單方便, 但是速度受到限

數(shù)字電源
2009-08-22

指令總線接口 SPI總線 FPGA設(shè)計(jì)
基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 是近年來(lái)迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路

電子設(shè)計(jì)自動(dòng)化
2009-08-17

計(jì)算機(jī) EDA技術(shù) 電子系統(tǒng)設(shè)計(jì) FPGA設(shè)計(jì)
航管二次監(jiān)視雷達(dá)地面詢問(wèn)編碼器的FPGA設(shè)計(jì)

引言隨著航空事業(yè)的發(fā)展，空中流量的增加使空中交通管理系統(tǒng)的作用顯得非常重要。空管人員利用雷達(dá)為已被識(shí)別的航空器提供管制服務(wù)，可以從雷達(dá)屏幕上看到飛機(jī)的信息參數(shù)。在航管體系中，常規(guī)模式及S模式技術(shù)

顯示光電
2009-08-07

雷達(dá) 編碼器 FPGA設(shè)計(jì) BSP

首頁(yè) 上一頁(yè) 6 7 8 9 10 11 12 13 14 15 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA設(shè)計(jì)

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用

BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

視點(diǎn)：IP核市場(chǎng)和展望

引領(lǐng)創(chuàng)新潮流，石墨存儲(chǔ)器架構(gòu)掀FPGA設(shè)計(jì)新風(fēng)

幀同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

一種通用SPI總線接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

一種通用SPI總線接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

航管二次監(jiān)視雷達(dá)地面詢問(wèn)編碼器的FPGA設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻