-
FPGA設(shè)計及調(diào)試問題分析
FPGA設(shè)計及調(diào)試問題分析
-
BBC R&D采用賽靈思FPGA設(shè)計全新攝相機后背
21ic訊 賽靈思公司（Xilinx, Inc.）和 BBC R&D在美國廣播電視設(shè)備展 (NAB) 共同展出一種能夠通過互聯(lián)網(wǎng)協(xié)議 (IP) 網(wǎng)絡(luò)傳輸專業(yè)質(zhì)量視頻的原型攝像機后背(Stagebox)。BBC R&D Stagebox 可以安裝在任何廣播質(zhì)量級攝像機
-
直接擴頻通信同步系統(tǒng)的FPGA設(shè)計與實現(xiàn)
摘要：對直接擴頻通信同步系統(tǒng)進行了研究，使用PN碼作為擴頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗證，證明此方法可以提高運
-
直接擴頻通信同步系統(tǒng)的FPGA設(shè)計與實現(xiàn)
摘要：對直接擴頻通信同步系統(tǒng)進行了研究，使用PN碼作為擴頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗證，證明此方法可以提高運
-
采用WCDMA速率適配算法的FPGA設(shè)計
采用WCDMA速率適配算法的FPGA設(shè)計
-
對FPGA設(shè)計進行編程并不困難
硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù)，因為它可以提供比基于PC或者單片機的解決方法快上10-100倍的運算量。以前，對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
-
對FPGA設(shè)計進行編程并不困難
對FPGA設(shè)計進行編程并不困難
-
基于FPGA+DSP導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP雷達導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP雷達導(dǎo)引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
28nm時代，F(xiàn)PGA設(shè)計取決于應(yīng)用需求
如今FPGA已進入到28 nm時代，在28 nm時代FPGA的容量足以滿足整個系統(tǒng)所需，節(jié)省了功率元件和存儲器。但是，工藝工程師、電路設(shè)計人員、芯片設(shè)計人員和規(guī)劃人員必須一起協(xié)同工作，才能在越來越困難的技術(shù)環(huán)境中進一步
-
影響FPGA設(shè)計中時鐘因素的探討
時鐘是整個電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯；因而明確FPGA設(shè)計中決定系統(tǒng)時鐘的因素，盡量較小時鐘的
-
大型FPGA設(shè)計中的多時鐘設(shè)計策略
利用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要
-
直接擴頻通信同步系統(tǒng)的FPGA設(shè)計與實現(xiàn)
摘要：對直接擴頻通信同步系統(tǒng)進行了研究，使用PN碼作為擴頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗證，證明此方法可以提高運
-
FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法
本文針對FPGA實際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高開發(fā)效率
-
直接擴頻通信同步系統(tǒng)的FPGA設(shè)計與實現(xiàn)
摘要：對直接擴頻通信同步系統(tǒng)進行了研究，使用PN碼作為擴頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗證，證明此方法可以提高運
-
FPGA設(shè)計時需要注意的內(nèi)容
FPGA設(shè)計時需要注意的內(nèi)容
-
FPGA設(shè)計中常用的低功耗技術(shù)
結(jié)合采用低功耗元件和低功耗設(shè)計技術(shù)在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時，限制設(shè)計的低功耗非常重要。本文將討論
-
（常見問題）賽靈思推出首批加速7系列FPGA設(shè)計生產(chǎn)力和系統(tǒng)集成的設(shè)計平臺
1. 賽靈思今天發(fā)布了什么消息？ 賽靈思在 DesignCon 2012 展會上推出面向 28nm 7 系列 FPGA 的目標(biāo)設(shè)計平臺——3 款最新開發(fā)套件，其中包括Kintex®-7 FPGA KC705 評估套件、Virtex®-7 FPGA VC707
anglina
21ic小能手
entest
21ic子站宣傳員
北斗第八星
21ic項目外包
神奇號
grhr
Yitian7777
empirepan
empirepan
empirepan
empirepan
wangly26
