-
基于DSP Builder的16階FIR濾波器實現(xiàn)
現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計的難度較大。提出一種采用DSP Builder實現(xiàn)FIR濾波器的設(shè)計方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計流程，設(shè)計一個16階的FIR低通濾波器，并完成了軟硬件的仿真與驗證。結(jié)果表明，該方法簡單易行，可滿足設(shè)計要求，它驗證了采用DSP Builder實現(xiàn)濾波器設(shè)計的獨特優(yōu)勢。
-
LMS自適應(yīng)濾波器在激波報靶系統(tǒng)中的應(yīng)用
前言 由空氣動力學(xué)原理，當(dāng)超音速運動的物體，由于運動速度大于局部聲速時會產(chǎn)生激波，彈道聲波是超聲速彈丸飛行時沖擊空氣分子所形成的激波（ Shock waves）。采用激波原理進(jìn)行報靶是一項具有挑戰(zhàn)性的技術(shù)，它利
-
LMS自適應(yīng)濾波器在激波報靶系統(tǒng)中的應(yīng)用
前言 由空氣動力學(xué)原理，當(dāng)超音速運動的物體，由于運動速度大于局部聲速時會產(chǎn)生激波，彈道聲波是超聲速彈丸飛行時沖擊空氣分子所形成的激波（ Shock waves）。采用激波原理進(jìn)行報靶是一項具有挑戰(zhàn)性的技術(shù)，它利
-
新一代CPLD及其應(yīng)用
近年來，隨著集成芯片制造技術(shù)的發(fā)展，可編程邏輯器件（PLD）在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點，
-
基于56F8O13 DSP的FIR濾波器設(shè)計
0 引言 數(shù)字濾波器是一種用來過濾時間離散信號的數(shù)字系統(tǒng)，通過對抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時域特性可分為兩類：無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
-
新一代CPLD及其應(yīng)用
近年來，隨著集成芯片制造技術(shù)的發(fā)展，可編程邏輯器件（PLD）在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點，
-
新一代CPLD及其應(yīng)用
新一代CPLD及其應(yīng)用
-
基于56F8O13 DSP的FIR濾波器設(shè)計
0 引言 數(shù)字濾波器是一種用來過濾時間離散信號的數(shù)字系統(tǒng)，通過對抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時域特性可分為兩類：無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
-
基于56F8O13 DSP的FIR濾波器設(shè)計
0 引言 數(shù)字濾波器是一種用來過濾時間離散信號的數(shù)字系統(tǒng)，通過對抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時域特性可分為兩類：無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
-
級聯(lián)信號處理器的FPGA實現(xiàn)
摘要：現(xiàn)代通信系統(tǒng)中，數(shù)字化已成為發(fā)展的必然趨勢，數(shù)字信號處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號處理方面提出一種級聯(lián)信號處理器的FPGA實現(xiàn)方案，用以取代昂貴的專用數(shù)字處理芯片。首先對級聯(lián)信號處理器做了
