方案簡介隨著電子式電能表技術(shù)的迅速發(fā)展,電網(wǎng)的智能化和信息化成為一個必然的趨勢。因此,智能電表潛在著巨大的市場需求。為了更好的建設(shè)和發(fā)展國家電網(wǎng),國家電網(wǎng)公司于2009年9月頒布了新的《智能電能表系列標準》
摘要:低通濾波器是直接數(shù)字頻率合成DDS的重要組成部分,其性能的好壞直接影響整個DDS的特性。提出一種基于DDS的橢圓函數(shù)低通濾波器的設(shè)計方案,該設(shè)計采用全新的歸一化方法,并使用EDA軟件Multisim2001進行仿真,確
本文主要介紹了DDS的原理及通過FPGA來實現(xiàn)。
1 引言 直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點。目前各大芯片制造廠商都相繼
DDS具有分辨率高、轉(zhuǎn)換速度快的優(yōu)點。在一些需要高頻率分辨率、高轉(zhuǎn)換速度的應(yīng)用場合,尤其是雷達及通信系統(tǒng)中的跳頻信號源中,DDS技術(shù)具有其它頻率合成方法無法比擬的優(yōu)勢,是一種很有發(fā)展前途的技術(shù)。介紹了DDS的基本原理及DDS芯片的功能特點以及DDS芯片AD9852的結(jié)構(gòu)、特點,并采用PIC單片機控制AD9852,實現(xiàn)了跳頻頻率合成器。
提出一種基于DDS和FPGA技術(shù)的高動態(tài)擴頻仿真信號源的實現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。
在深入理解DDS基本原理的基礎(chǔ)上,采用多級流水線控制技術(shù)對DDS的VHDL語言實現(xiàn)進行了優(yōu)化,并進行了異步接口的同步化設(shè)計,給出了DDS系統(tǒng)的時序仿真結(jié)果及其在FPGA中的資源占有率。
闡述了兩種DDS的原理,頻率合成方式(DDFS)和直讀方式(DDWS),給出了FPGA實現(xiàn)方式,分析了DDS的幾個關(guān)鍵的技術(shù)指標,并通過Matlab仿真。頻率合成方式是比較常用的DDS產(chǎn)生方式,對它做了詳細的原理性介紹和實現(xiàn)說明,重點通過仿真詳細對比了兩種實現(xiàn)方式在性能指標上的優(yōu)劣,為后人的選擇提供技術(shù)參考。
基于DDS的電路板檢測儀信號源設(shè)計
針對DDS頻率轉(zhuǎn)換時間短,分辨率高等優(yōu)點,提出了基于FPGA芯片設(shè)計DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件,完成DDS核心部分即相位累加器和ROM查找表的設(shè)計,可得到相位連續(xù)、頻率可變的信號,并通過單片機配置FPGA的E2PROM完成對DDS硬件的下載,最后完成每個模塊與系統(tǒng)的時序仿真。經(jīng)過電路設(shè)計和模塊仿真,驗證了設(shè)計的正確性。由于FPGA的可編程性,使得修改和優(yōu)化DDS的功能非??旖荨?
航空通信設(shè)備包括短波通信、超短波通信設(shè)備,短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式,跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的&ldquo
摘要:系統(tǒng)利用直接數(shù)字頻率合成技術(shù)(DDS)完成任意波形發(fā)生器設(shè)計,以FPGA作為核心控制器件,用Flash和RAM作為波形數(shù)據(jù)存儲模塊,在上位機軟件的控制下,利用高精度D/A轉(zhuǎn)換器,實現(xiàn)正弦波、方波、三角波、鋸齒波、高
跳頻通信被稱為無線電的“殺手锏”武器,越來越多的航空電子設(shè)備采用跳頻通信體制,為保證跳頻通信設(shè)備性能,需要研制跳頻信號源對其進行檢測。在分析某航空通信設(shè)備測試和控制需求的基礎(chǔ)上,提出基于“DDS+PLL”的跳頻信號源的設(shè)計方案。具體介紹了利用MCl4 5158和AD9850實現(xiàn)系統(tǒng)硬件組成,給出了硬件原理框圖,詳細分析了跳頻信號源中頻率合成單元電路工作原理和工作流程,同時介紹了頻率合成單元的軟件工作流程。測試結(jié)果表明,該跳頻信號源頻率分辨率小于1 Hz、頻率轉(zhuǎn)換時間小于1μs。
數(shù)字化可編程頻率合成器DDS9850介紹
該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成,采用直接數(shù)字頻率合成(DDS),D/A以及實時計算波形值等技術(shù),設(shè)計出具有頻率設(shè)置功能,頻率步進為100 Hz,頻率范圍為1 kHz~10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬,步進小,頻率精度較高。
該系統(tǒng)由FPGA、單片機控制模塊、鍵盤、LED顯示組成,采用直接數(shù)字頻率合成(DDS),D/A以及實時計算波形值等技術(shù),設(shè)計出具有頻率設(shè)置功能,頻率步進為100 Hz,頻率范圍為1 kHz~10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬,步進小,頻率精度較高。
本文以并行多通道信號產(chǎn)生模型為依據(jù),設(shè)計并實現(xiàn)了以FPGA為核心器件的并行多通道信號產(chǎn)生模塊,主要包括FPGA系統(tǒng)設(shè)計和多通道波形產(chǎn)生模塊設(shè)計。通過模塊測試后發(fā)現(xiàn),該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵信號的能力。
FPGA的并行多通道激勵信號產(chǎn)生模塊
首先闡述了DDS技術(shù)的基本原理,在此基礎(chǔ)上,實現(xiàn)了一種采用單片機AT89S52控制AD9850芯片的任意信號發(fā)生器系統(tǒng)。理論研究和實驗結(jié)果表明,該系統(tǒng)可產(chǎn)生頻率和幅值均可調(diào)的正弦波、三角波和方波,且頻帶寬、精度高、穩(wěn)定性好。
基于DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn)