基于0.13μm CMOS工藝的快速穩(wěn)定的高增益Telescopic放大器設計

近年來，軟件無線電(Software Radio)的技術受到廣泛的關注。理想的軟件無線電臺要求對天線接收的模擬信號經過放大后直接采樣，但是由于通常射頻頻率(GHz頻段)過高，技術上所限難以實現，而多采用中頻采樣的方法。而對

光通信芯片將趨向于采用CMOS工藝

在3G之后，FTTx將是光通信建設的又一高潮，我們將進入一個全新的寬帶時代。從目前三大運營商對FTTx的部署來看，光節(jié)點會越來越多，可預見不久的將來出現光通信新一輪井噴式的發(fā)展。EPON、GPON是目前FTTx的主流網絡方

SoC與SiP各有千秋 兩者之爭仍將繼續(xù)

對生命周期相對較長的產品來說，SoC將繼續(xù)作為許多產品的核心；而若對產品開發(fā)周期要求高、生命周期短、面積小、靈活性較高，則應使用SiP。 現代集成技術已經遠遠超越了過去40年中一直以摩爾定律發(fā)展的CMOS(互補

東芝推出用于40nm CMOS工藝的新平臺技術

東芝宣布基于與NEC Electronics共同開發(fā)的45納米工藝技術的40納米 CMOS平臺技術。新平臺用于生產系統(tǒng)芯片以滿足功率關鍵的移動應用，它消耗的功率不足65納米級的大規(guī)模集成電路的一半。該公司還宣布，它預計將于2008

基于0.18μm RF CMOS工藝的低相噪寬帶LC VCO設計

壓控振蕩器(VCO)是射頻集成電路(RF-ICs)中的關鍵模塊之一。近年來隨著無線通信技術的快速發(fā)展，射頻收發(fā)機也有了新的發(fā)展趨勢，即單個收發(fā)機要實現寬頻率多標準的覆蓋，例如用于移動數字電視接收的調諧器一般要實現T-DMB、DMB-T等多個標準，并能覆蓋VHF、UHF和LBAND等多個頻段。本文所介紹的VCO設計采用如圖1(a)所示的交叉耦合電感電容結構，相對于其他結構的VCO來說該結構更加易于片上集成和實現低功耗設計，并且利用LC諧振回路的帶通濾波特性，能獲得更好的相位噪聲性能。 本設計采用TSMC的0.18μm、5層金屬的RFCMOS工藝，所用無源器件全部片內集成，其中螺旋電感由第5層金屬制成。由于該金屬層較厚因而具有較低的寄生串聯電阻，保證了螺旋電感具有足夠高的Q值。該VCO用于覆蓋VHF、UHF和LBAND三個頻段的零中頻結構接收機(ZERO-IFtuner)。實測結果表明，在1.8 V電源供電的情況下，僅消耗2.7 mA的電流，輸出頻率實現了在1.65～2.45 GHz的超寬范圍內連續(xù)可調。在1.65 GHz工作頻率下，20 kHz頻偏處的相位噪聲僅為-87.88 dBc／Hz，完全滿足接收機的系統(tǒng)要求。

基于CMOS工藝的數字步進衰減器的設計

本文基于Peregrine(派更)半導體公司的單片數字步進衰減器(DSA，Digital Step Attenuator)產品系列，闡述了DSA通用設計方法、RF CMOS工藝以及這些器件的性能。

射頻芯片：工藝成本功耗是永恒熱點

射頻芯片：工藝成本功耗是永恒熱點

射頻芯片：工藝成本功耗是永恒熱點

支持手機功能的兩大核心芯片之一的射頻收發(fā)芯片一直被認為是中國無線通信和3G產業(yè)的薄弱環(huán)節(jié)。去年下半年，國內兩家領先的射頻芯片企業(yè)銳迪科微電子(上海)有限公司(以下簡稱“銳迪科”)和鼎芯通訊(上海)有限公司(以下

射頻芯片：工藝成本功耗是永恒熱點

支持手機功能的兩大核心芯片之一的射頻收發(fā)芯片一直被認為是中國無線通信和3G產業(yè)的薄弱環(huán)節(jié)。去年下半年，國內兩家領先的射頻芯片企業(yè)銳迪科微電子(上海)有限公司(以下簡稱“銳迪科”)和鼎芯通訊(上海)有限公司(以下

Avago 推出采用65nmCMOS工藝的17Gbps SerDes

Avago Technologies(安華高科技)今日宣布，已經在65納米(nm) CMOS工藝技術上取得17 Gbps SerDes(串行/解串)的高性能輸出。

TD射頻芯片：融合成趨勢 穩(wěn)定量產須努力

TD射頻芯片：融合成趨勢 穩(wěn)定量產須努力

IC：模擬與數字有四大不同