如何把握住2024年的行業(yè)新機(jī)遇,實(shí)現(xiàn)技術(shù)突破創(chuàng)新,賦能各類(lèi)新興應(yīng)用的發(fā)展?在新一年伊始,我們采訪到了Achronix Semiconductor中國(guó)區(qū)總經(jīng)理郭道正,他和我們分享了Achronix這一年來(lái)的成績(jī),以及對(duì)于明年的趨勢(shì)展望。
加利福尼亞州圣克拉拉市,2022年9月19日——高性能現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)和嵌入式FPGA(eFPGA)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司宣布:該公司已經(jīng)收購(gòu)了Accolade Technology的關(guān)鍵IP資產(chǎn)以及Accolade的技術(shù)團(tuán)隊(duì),此舉使Achronix的客戶能夠更快速且更輕松地設(shè)計(jì)高性能網(wǎng)絡(luò)和數(shù)據(jù)中心系統(tǒng)。Accolade在FPGA的網(wǎng)絡(luò)應(yīng)用方面擁有深厚的專業(yè)知識(shí),此次收購(gòu)使Achronix能夠?yàn)殚_(kāi)發(fā)網(wǎng)絡(luò)技術(shù)的客戶提供強(qiáng)大的硬件和軟件解決方案。
隨著數(shù)據(jù)中心、人工智能、自動(dòng)駕駛、5G、計(jì)算存儲(chǔ)和先進(jìn)測(cè)試等應(yīng)用的數(shù)據(jù)量和數(shù)據(jù)流量不斷增大,不僅需要引入高性能、高密度FPGA來(lái)發(fā)揮其并行計(jì)算和可編程硬件加速功能,而且還對(duì)大量數(shù)據(jù)在FPGA芯片內(nèi)外流動(dòng)提出了更高的要求。于是,在FPGA芯片中集成包括片上二維網(wǎng)絡(luò)(2D NoC)和各種最新高速接口的新品類(lèi)FPGA芯片應(yīng)運(yùn)而生,成為FPGA產(chǎn)業(yè)和相關(guān)應(yīng)用的新熱點(diǎn)。
對(duì)于現(xiàn)今的FPGA芯片供應(yīng)商,在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品的同時(shí),還需要提供性能卓越且便捷易用的開(kāi)發(fā)工具。本文將以一家領(lǐng)先的FPGA解決方案提供商Achronix為例,來(lái)分析FPGA開(kāi)發(fā)工具套件如何與其先進(jìn)的硬件結(jié)合,幫助客戶創(chuàng)建完美的、可在包括獨(dú)立FPGA芯片和帶有嵌入式FPGA(eFPGA)IP的ASIC或者SoC之間移植的開(kāi)發(fā)成果。
將終端用戶設(shè)備連接到中央電信網(wǎng)絡(luò)和云的無(wú)線接入網(wǎng)(RAN)和相關(guān)的核心網(wǎng)絡(luò)層次結(jié)構(gòu),對(duì)于構(gòu)建無(wú)處不在的蜂窩網(wǎng)絡(luò)連接至關(guān)重要,它將擴(kuò)大該技術(shù)所支持的應(yīng)用場(chǎng)景的數(shù)量和廣度。在制定開(kāi)發(fā)和實(shí)施5G RAN和核心設(shè)備戰(zhàn)略時(shí),要對(duì)5G的要求有一個(gè)深層次的理解,并了解該技術(shù)將在何處、如何以及何時(shí)發(fā)展,有助于管理預(yù)期。
隨著旨在解決現(xiàn)代算法加速工作負(fù)載的設(shè)備越來(lái)越多,就必須能夠在高速接口之間和整個(gè)器件中有效地移動(dòng)高帶寬數(shù)據(jù)流。Achronix的Speedster?7t獨(dú)立FPGA芯片可以通過(guò)集成全新的、高度創(chuàng)新的二維片上網(wǎng)絡(luò)(2D NoC)來(lái)處理這些高帶寬數(shù)據(jù)流。Achronix的FPGA中特有的2D NoC實(shí)現(xiàn)是一種創(chuàng)新,它與用可編程邏輯資源來(lái)實(shí)現(xiàn)2D NoC的傳統(tǒng)方法相比,有哪些創(chuàng)新和價(jià)值呢?本白皮書(shū)討論了這兩種實(shí)現(xiàn)2D NoC的方法,并提供了一個(gè)示例設(shè)計(jì),以展示與軟2D NoC實(shí)現(xiàn)相比,Achronix 2D NoC是如何去提高性能、減少面積并縮短設(shè)計(jì)時(shí)間。
江先生加入Achronix以助其在全球范圍內(nèi)推動(dòng)高性能FPGA和eFPGA IP解決方案的銷(xiāo)售
Cassidy先生為Achronix的董事會(huì)帶來(lái)了其超過(guò)三十年的半導(dǎo)體和制造經(jīng)驗(yàn)
在過(guò)去三百年間,工業(yè)領(lǐng)域取得了長(zhǎng)足的進(jìn)步。機(jī)器設(shè)備最初于18世紀(jì)問(wèn)世,主要以水和蒸汽為動(dòng)力,并引發(fā)了18世紀(jì)末的工業(yè)革命(通常被稱為工業(yè)1.0)。盡管流水組裝線的概念可以追溯到中國(guó)古代的青花瓷制作,但直到19世紀(jì)末,亨利·福特才設(shè)立了第一條電動(dòng)流水線,形成了工業(yè)2.0的框架。
隨著互聯(lián)網(wǎng)時(shí)代的到來(lái),人類(lèi)所產(chǎn)生的數(shù)據(jù)發(fā)生了前所未有的、爆炸性的增長(zhǎng)。IDC預(yù)測(cè),全球數(shù)據(jù)總量將從2019年的45ZB增長(zhǎng)到2025年的175ZB[1]。同時(shí),全球數(shù)據(jù)中近30%將需要實(shí)時(shí)處理,因而帶來(lái)了對(duì)FPGA等硬件數(shù)據(jù)處理加速器的需求。如圖1所示。
Achronix 最新基于臺(tái)積電(TSMC)的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網(wǎng)絡(luò)(2D NoC)。2D NoC如同在FPGA可編程邏輯結(jié)構(gòu)上運(yùn)行的高速公路網(wǎng)絡(luò)一樣,為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬。
聯(lián)合解決方案提供基于FPGA的、高速可編程的智能網(wǎng)卡(SmartNIC)
專為處理人工智能/機(jī)器學(xué)習(xí)(AI / ML)、5G基礎(chǔ)設(shè)施、網(wǎng)絡(luò)處理、計(jì)算存儲(chǔ)、測(cè)試和測(cè)量等應(yīng)用中的高帶寬工作負(fù)載而設(shè)計(jì)
Achronix目前提供的業(yè)界領(lǐng)先的嵌入式FPGA(eFPGA)硅知識(shí)產(chǎn)權(quán)( IP)技術(shù)可用于多個(gè)工藝節(jié)點(diǎn)
硅知識(shí)產(chǎn)權(quán)(IP)和服務(wù)加速基于Speedster?7t系列FPGA器件的設(shè)計(jì)
通過(guò)使用Achronix Speedster7t FPGA中的機(jī)器學(xué)習(xí)加速器MLP72,開(kāi)發(fā)人員可以輕松選擇浮點(diǎn)/定點(diǎn)格式和多種位寬,或快速應(yīng)用塊浮點(diǎn),并通過(guò)內(nèi)部級(jí)聯(lián)可以達(dá)到理想性能。
【導(dǎo)讀】:如今AI的觸角已經(jīng)伸向了市場(chǎng)各個(gè)領(lǐng)域,AI離不開(kāi)硬件,新一代人工智能硬件相較于之前的硬件有什么不一樣的呢?Achronix給出了答案。 AI應(yīng)用覆蓋了不同的市場(chǎng),如自主駕駛、醫(yī)
自從幾十年前首次推出FPGA以來(lái),每種新架構(gòu)都繼續(xù)在采用按位(bit-wise)的布線結(jié)構(gòu)。
考慮到用戶需要在多種多樣的應(yīng)用中尋求數(shù)據(jù)加速功能,BittWare和Achronix已經(jīng)創(chuàng)建了一種高度靈活的引擎,無(wú)論它們是被單獨(dú)使用,還是作為大型異構(gòu)處理陣列中的一部分,都可以被輕松部署。
而已經(jīng)出現(xiàn)的許多加速器技術(shù)填補(bǔ)了基于定制芯片、圖形處理器或動(dòng)態(tài)可重構(gòu)硬件的空白,但其成功的關(guān)鍵在于它們能夠集成到一個(gè)以高吞吐量、低延遲和易于開(kāi)發(fā)為首要條件的環(huán)境之中。由Achronix和BittWare聯(lián)合開(kāi)發(fā)的板級(jí)平臺(tái)已針對(duì)這些應(yīng)用進(jìn)行了優(yōu)化,從而為開(kāi)發(fā)人員提供了一條可部署高吞吐量數(shù)據(jù)加速的快捷途徑。