集成相位鑒頻器(見圖5.5-32)是由線性相移網(wǎng)絡(由C1、C2和L組成)與模擬乘法器(BG314或MC1496)共同組成。它是把移相前后的信號直接在模擬乘法器中相乘法器中相乘來實現(xiàn)鑒頻的。在圖5.5-32A和B中,輸入調(diào)頻信號U1
圖5.5-26為電感耦合相位鑒頻器。L1C1和L2C2分別為一次、二次回路,它們都調(diào)諧在輸入FM信號的載頻WC上,即FO=FCO一次、二次之間有兩種耦合:一是L1、L2之間的互感耦合;一是通過電容CO(對輸入信號頻率接近短路)的耦
國際整流器公司 (International Rectifier,簡稱IR) 推出IR3521及IR3529 XPhase芯片組解決方案,為新一代高性能AMD處理器的整個負載范圍提供卓越的效率。IR3521 XPhase控制IC支持高速 (HS) I2C串行通信,以提供整體系
國際整流器公司 (International Rectifier,簡稱IR) 推出IR3521及IR3529 XPhase芯片組解決方案,為新一代高性能AMD處理器的整個負載范圍提供卓越的效率。IR3521 XPhase控制IC支持高速 (HS) I2C串行通信,以提供整體系
電路的功能作為函數(shù)發(fā)生器的振蕩器,很容易產(chǎn)生短脈沖串波。本電路不僅有普通的CR振蕩器和脈沖發(fā)生器,還有可產(chǎn)生短脈沖器的附加器電路。短脈沖波大多作為測量音響設備傳輸狀態(tài)或電子儀器動態(tài)特性的信號源使用。電路
在此說明以晶體振蕩器做為基準振蕩器,將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。 此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
在此說明以晶體振蕩器做為基準振蕩器,將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。 此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
電路的功能如果頻率不變,可很容易實現(xiàn)90度移相,但是頻率一量偏離FO=1/2πCR,相移量也就跟著改變。如果采用多級90度移相電路組合,頻率即使發(fā)生變化,相移量也不會跟著改變。但本電路的組成與上述方式有所不同,它
電路的功能移相電路的種類很多,在低頻范圍內(nèi),可使用由OP放大器和電容、電阻(CR)構成的移相器。為了移相90度,必須建立W=1/CR的關系,輸入頻率改變時,相移量也與之成比例地變化。這種移相器只能在頻率固定的條件
電路的功能采用通用OP放大器的絕對值電路,信號頻率如果超過數(shù)百千赫時,輸出波形就會出現(xiàn)混亂或靈敏度下降。本電路與“可對微電壓進行整流的絕對值輸出電路”的電路基本相同,但選用了開環(huán)頻率特性好的視頻OP放大器
電路的功能測量開關或接線柱類的接點電阻時,必須使用微電阻測量電路,特別是測量信號電平小的印刷電路板的接線柱,若不使用微電流測量就不可能實現(xiàn)。本電路組成為自鎖放大器,采用了高增益放大器,可用100UA測量電流
電路的功能該電路是一種由CPU控制的輸入4個數(shù)據(jù)來設定*1、*10、*100、*1000倍的DC放大器。從電路圖即可看出,用來切換放大倍數(shù)的模擬開關被直接接在OP放大器的輸入端子上,所以這種放大器是一種不因通態(tài)電阻而產(chǎn)生誤
OP放大器的最大特點,是可根據(jù)周圍安裝的元件自由演出電路的特性。因此,可利用電阻、電容,控制電路的頻率特性。有代表性的是有源濾波器。濾波器的名字雖然不同,但存在可發(fā)揮相同作用的功能電路。 唱片也是數(shù)字
在低成本FPGA中實現(xiàn)動態(tài)相位調(diào)整
摘要:通過對DDS的信號模擬器設計的研究,不僅設計出能夠?qū)崿F(xiàn)普通射頻合成信號源的功能,正如能夠在幅度、頻率等方面對所需生成的信號加以控制,也能夠?qū)崿F(xiàn)定頻、掃頻以及跳頻等輸出方式上的選擇。同時,該系統(tǒng)增加
摘要:針對傳統(tǒng)信號源精度低的特點,提出一種新的函數(shù)信號發(fā)生器設計方案。這里介紹的函數(shù)信號發(fā)生器由CPLD、單片機控制模塊、鍵盤、LED顯示、D/A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術,用單片機控制CPLD的
摘要:針對傳統(tǒng)信號源精度低的特點,提出一種新的函數(shù)信號發(fā)生器設計方案。這里介紹的函數(shù)信號發(fā)生器由CPLD、單片機控制模塊、鍵盤、LED顯示、D/A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術,用單片機控制CPLD的
其基本測量方式是通過體表電極向檢測對象施加安全的激勵電流,并使用體表電極檢測相應的電壓變化,獲取相關信息。該方法具有無創(chuàng)、無害、廉價的優(yōu)點。生物電阻抗技術是利用生物組織與器官的電特性及其變化規(guī)律提取
其基本測量方式是通過體表電極向檢測對象施加安全的激勵電流,并使用體表電極檢測相應的電壓變化,獲取相關信息。該方法具有無創(chuàng)、無害、廉價的優(yōu)點。生物電阻抗技術是利用生物組織與器官的電特性及其變化規(guī)律提取
直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設計與實現(xiàn)