-
基于CPCI的嵌入式系統(tǒng)的電源設(shè)計(jì)
1 引言 嵌入式系統(tǒng)廣泛應(yīng)用于控制和通信領(lǐng)域。而這些系統(tǒng)運(yùn)行速度高，系統(tǒng)較復(fù)雜，常常集成超大規(guī)模FPGA器件、DSP器件、DDR存儲(chǔ)器以及各種接口電路。這對電源的輸出電壓值、功耗、電壓精度、上電順序以及電源完
-
嵌入式方案：高性能汽車中的電源設(shè)計(jì)
引言 高可靠性、低成本、極短的研發(fā)周期等等相互沖突的設(shè)計(jì)要求迫使電源設(shè)計(jì)人員采用新的具有突破性的技術(shù)方案，而這些技術(shù)是傳統(tǒng)的汽車電源設(shè)計(jì)中不曾涉足的。 汽車電源設(shè)計(jì)的基本原則 大多數(shù)汽車
-
嵌入式方案：高性能汽車中的電源設(shè)計(jì)
引言 高可靠性、低成本、極短的研發(fā)周期等等相互沖突的設(shè)計(jì)要求迫使電源設(shè)計(jì)人員采用新的具有突破性的技術(shù)方案，而這些技術(shù)是傳統(tǒng)的汽車電源設(shè)計(jì)中不曾涉足的。 汽車電源設(shè)計(jì)的基本原則 大多數(shù)汽車
-
嵌入式方案：高性能汽車中的電源設(shè)計(jì)
嵌入式方案：高性能汽車中的電源設(shè)計(jì)
-
基于高性能AD變換器和DSP的電源設(shè)計(jì)
1 概述 在傳統(tǒng)的逆變電源采用模擬控制無法克服其固有缺點(diǎn)的情況下，人們越來越多地求助于數(shù)字化方案來減小控制電路的復(fù)雜程度、提高電源設(shè)計(jì)和制造的靈活性，同時(shí)采用更先進(jìn)的控制方法來提高逆變電源系統(tǒng)的輸出
-
高功率因數(shù)電源設(shè)計(jì)
方案論證 1．1 DC／DC主回路拓?fù)浞桨? 方案1：Buck型拓?fù)浣Y(jié)構(gòu)變換器 該方案可在隔離變壓器輸出端進(jìn)行三倍壓整流，再將直流電壓通過Buck型拓?fù)浣Y(jié)構(gòu)進(jìn)行降壓變換實(shí)現(xiàn)。但采用Buck型變換器輸入端電壓偏高，
-
上網(wǎng)本處理器電源設(shè)計(jì)要點(diǎn)
由于更高的集成度、更快的處理器運(yùn)行速度以及更小的特征尺寸，內(nèi)核及I/O電壓的負(fù)載點(diǎn)(POL)處理器電源設(shè)計(jì)變得越來越具挑戰(zhàn)性。處理器技術(shù)的發(fā)展必須要和POL電源設(shè)計(jì)技術(shù)相匹配。對當(dāng)今的高性能處理器而言,5年或10年以
-
高功率因數(shù)電源設(shè)計(jì)
方案論證 1．1 DC／DC主回路拓?fù)浞桨? 方案1：Buck型拓?fù)浣Y(jié)構(gòu)變換器 該方案可在隔離變壓器輸出端進(jìn)行三倍壓整流，再將直流電壓通過Buck型拓?fù)浣Y(jié)構(gòu)進(jìn)行降壓變換實(shí)現(xiàn)。但采用Buck型變換器輸入端電壓偏高，
-
高功率因數(shù)電源設(shè)計(jì)
方案論證 1．1 DC／DC主回路拓?fù)浞桨? 方案1：Buck型拓?fù)浣Y(jié)構(gòu)變換器 該方案可在隔離變壓器輸出端進(jìn)行三倍壓整流，再將直流電壓通過Buck型拓?fù)浣Y(jié)構(gòu)進(jìn)行降壓變換實(shí)現(xiàn)。但采用Buck型變換器輸入端電壓偏高，
-
上網(wǎng)本處理器電源設(shè)計(jì)要點(diǎn)
由于更高的集成度、更快的處理器運(yùn)行速度以及更小的特征尺寸，內(nèi)核及I/O電壓的負(fù)載點(diǎn)(POL)處理器電源設(shè)計(jì)變得越來越具挑戰(zhàn)性。處理器技術(shù)的發(fā)展必須要和POL電源設(shè)計(jì)技術(shù)相匹配。對當(dāng)今的高性能處理器而言,5年或10年以
-
上網(wǎng)本處理器電源設(shè)計(jì)要點(diǎn)
由于更高的集成度、更快的處理器運(yùn)行速度以及更小的特征尺寸，內(nèi)核及I/O電壓的負(fù)載點(diǎn)(POL)處理器電源設(shè)計(jì)變得越來越具挑戰(zhàn)性。處理器技術(shù)的發(fā)展必須要和POL電源設(shè)計(jì)技術(shù)相匹配。對當(dāng)今的高性能處理器而言,5年或10年以
-
上網(wǎng)本處理器電源設(shè)計(jì)要點(diǎn)
由于更高的集成度、更快的處理器運(yùn)行速度以及更小的特征尺寸，內(nèi)核及I/O電壓的負(fù)載點(diǎn)(POL)處理器電源設(shè)計(jì)變得越來越具挑戰(zhàn)性。處理器技術(shù)的發(fā)展必須要和POL電源設(shè)計(jì)技術(shù)相匹配。對當(dāng)今的高性能處理器而言,5年或10年以
cai_mouse
cai_mouse
cai_mouse
cai_mouse
cai_mouse
wyiqing
00750
maoxiaobu
billwu
淡然淺笑不離ROY
楊文卿
baplmqj
林翊宸爸爸
孫玉其
yang316323692
xiaofei558008
racoy
af10000
heilongqq
masmin
