-
淺談嵌入式實(shí)時(shí)系統(tǒng)及其在通信系統(tǒng)中的應(yīng)用
淺談嵌入式實(shí)時(shí)系統(tǒng)及其在通信系統(tǒng)中的應(yīng)用
-
基于FPGA腦機(jī)接口實(shí)時(shí)系統(tǒng)
腦機(jī)接口BCI（Brain Computer Interface）是一種新穎的人機(jī)接口方式。它的定義是：不依賴于腦的正常輸出通路（外周神經(jīng)系統(tǒng)及肌肉組織）的腦-機(jī)（計(jì)算機(jī)或其他裝置）通訊系統(tǒng)[1]。要實(shí)現(xiàn)腦機(jī)接口，必須有一種能反映人
-
基于FPGA腦機(jī)接口實(shí)時(shí)系統(tǒng)
腦機(jī)接口BCI（Brain Computer Interface）是一種新穎的人機(jī)接口方式。它的定義是：不依賴于腦的正常輸出通路（外周神經(jīng)系統(tǒng)及肌肉組織）的腦-機(jī)（計(jì)算機(jī)或其他裝置）通訊系統(tǒng)[1]。要實(shí)現(xiàn)腦機(jī)接口，必須有一種能反映人
-
XMLHttP對(duì)象在嵌入式Web實(shí)時(shí)系統(tǒng)中的應(yīng)用
摘要：就Ajax技術(shù)中的XMLHttp對(duì)象在基于Web的嵌入式遠(yuǎn)程控制與實(shí)時(shí)監(jiān)測(cè)系統(tǒng)中的應(yīng)用開發(fā)進(jìn)行了研究，并基于Microchip TCP／IP協(xié)議棧給出了具體的實(shí)現(xiàn)方法，有效地解決了客戶端Web與嵌入式HTTP服務(wù)器的交互問(wèn)題。 關(guān)
-
XMLHttP對(duì)象在嵌入式Web實(shí)時(shí)系統(tǒng)中的應(yīng)用
XMLHttP對(duì)象在嵌入式Web實(shí)時(shí)系統(tǒng)中的應(yīng)用
-
無(wú)紙記錄儀實(shí)時(shí)多任務(wù)調(diào)度策略的研究
無(wú)紙記錄儀實(shí)時(shí)多任務(wù)調(diào)度策略的研究
-
記錄儀多任務(wù)調(diào)度模式規(guī)劃
實(shí)時(shí)多任務(wù)系統(tǒng)應(yīng)用極其廣泛，幾乎滲透到各行各業(yè)，系統(tǒng)分類也很復(fù)雜。在嵌入式系統(tǒng)中，實(shí)時(shí)多任務(wù)機(jī)制是依靠啟動(dòng)之后運(yùn)行的一段后臺(tái)任務(wù)管理程序?qū)崿F(xiàn)的。應(yīng)用程序運(yùn)行在該管理器程序之上。后臺(tái)根據(jù)各個(gè)任務(wù)的要求，
-
動(dòng)態(tài)內(nèi)存管理在面向嵌入式實(shí)時(shí)系統(tǒng)中的研究
動(dòng)態(tài)內(nèi)存管理在面向嵌入式實(shí)時(shí)系統(tǒng)中的研究
-
實(shí)時(shí)系統(tǒng)中混合任務(wù)集的動(dòng)態(tài)電壓調(diào)節(jié)算法
實(shí)時(shí)系統(tǒng)中混合任務(wù)集的動(dòng)態(tài)電壓調(diào)節(jié)算法
-
嵌入式實(shí)時(shí)系統(tǒng)及其在通信系統(tǒng)中的應(yīng)用
摘 要：闡述了嵌入式實(shí)時(shí)系統(tǒng)的原理及特點(diǎn)，分析并論述嵌入式實(shí)時(shí)系統(tǒng)實(shí)現(xiàn)過(guò)程中的關(guān)鍵問(wèn)題，討論了嵌入式實(shí)時(shí)系統(tǒng)在通信領(lǐng)域中的應(yīng)用。 關(guān)鍵詞：嵌入式實(shí)時(shí)系統(tǒng) 嵌入式實(shí)時(shí)操作系統(tǒng) 板級(jí)支持包（BSP） 電信管理網(wǎng)
-
基于FPGA的多級(jí)小波逆變換實(shí)時(shí)系統(tǒng)設(shè)計(jì)
針對(duì)JPEG2000解碼系統(tǒng)中的核心處理模塊——離散小波逆變換(IDWT)，提出了一種基于FPGA的多級(jí)小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求，并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
-
基于FPGA的多級(jí)小波逆變換實(shí)時(shí)系統(tǒng)設(shè)計(jì)
針對(duì)JPEG2000解碼系統(tǒng)中的核心處理模塊——離散小波逆變換(IDWT)，提出了一種基于FPGA的多級(jí)小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求，并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
-
高斯濾波器在實(shí)時(shí)系統(tǒng)中的快速實(shí)現(xiàn)
詳細(xì)討論了高斯濾波器在單片機(jī)系統(tǒng)中的快速實(shí)現(xiàn)方法,并給出了對(duì)于MCS-51系列單片機(jī)的具體實(shí)現(xiàn)程序,介紹的方法在實(shí)時(shí)控制、信號(hào)檢測(cè)與處理方面有很大的實(shí)用價(jià)值。 關(guān)鍵詞： 濾波器 快速實(shí)現(xiàn) 單片機(jī) 實(shí)時(shí)系統(tǒng) 濾
-
高斯濾波器在實(shí)時(shí)系統(tǒng)中的快速實(shí)現(xiàn)
高斯濾波器在實(shí)時(shí)系統(tǒng)中的快速實(shí)現(xiàn)
-
基于μC/OS-II實(shí)時(shí)系統(tǒng)的CAN總線遠(yuǎn)程通信模塊設(shè)計(jì)
引言 應(yīng)用實(shí)時(shí)多任務(wù)操作系統(tǒng)(RTOS)作為嵌入式設(shè)計(jì)的基礎(chǔ)和開發(fā)平臺(tái)將成為嵌入式應(yīng)用設(shè)計(jì)的主流。μC/OS-II是一種源碼公開、可移植性、可固化、可裁剪、占先式的實(shí)時(shí)多任務(wù)操作系統(tǒng)，目前已經(jīng)得到廣泛的應(yīng)用。
-
基于μC/OS-II實(shí)時(shí)系統(tǒng)的CAN總線遠(yuǎn)程通信模塊設(shè)計(jì)
引言 應(yīng)用實(shí)時(shí)多任務(wù)操作系統(tǒng)(RTOS)作為嵌入式設(shè)計(jì)的基礎(chǔ)和開發(fā)平臺(tái)將成為嵌入式應(yīng)用設(shè)計(jì)的主流。μC/OS-II是一種源碼公開、可移植性、可固化、可裁剪、占先式的實(shí)時(shí)多任務(wù)操作系統(tǒng)，目前已經(jīng)得到廣泛的應(yīng)用。
-
嵌入式雙機(jī)容錯(cuò)實(shí)時(shí)系統(tǒng)的設(shè)計(jì)
嵌入式雙機(jī)容錯(cuò)實(shí)時(shí)系統(tǒng)的設(shè)計(jì)
-
基于嵌入式實(shí)時(shí)系統(tǒng)設(shè)計(jì)模式的研究與應(yīng)用
基于嵌入式實(shí)時(shí)系統(tǒng)設(shè)計(jì)模式的研究與應(yīng)用
-
ADSP-BF533在低耗高速實(shí)時(shí)系統(tǒng)中的應(yīng)用
本文提出了一種基于單片機(jī)+ADSP BF533的雙核結(jié)構(gòu)，適用于一些具有低功耗、高速實(shí)時(shí)處理特點(diǎn)的系統(tǒng)。利用這種雙核結(jié)構(gòu)，可以兼顧高速實(shí)時(shí)數(shù)據(jù)處理和節(jié)約能源的要求，可在許多相關(guān)領(lǐng)域發(fā)揮無(wú)與倫比的作用。
-
ADSP-BF533在低耗高速實(shí)時(shí)系統(tǒng)中的應(yīng)用
ADSP-BF533在低耗高速實(shí)時(shí)系統(tǒng)中的應(yīng)用
- 得捷芯聞解碼研習(xí)站第一期：探索能源采集芯片的奧義
- 了解華邦優(yōu)質(zhì)技術(shù)資源， 闖三關(guān)，驗(yàn)證您的內(nèi)存/存儲(chǔ)達(dá)人身份
- ST超低功耗MCU來(lái)襲，挑戰(zhàn)趣味游戲，見證STM32U3的電池增壽能力
- PI邀您探索神秘節(jié)能空間，點(diǎn)亮你的專屬“智慧客廳”
- 基恩士新型顯微系統(tǒng)產(chǎn)品“VHX-X1系列”來(lái)襲，填寫有獎(jiǎng)問(wèn)卷
- STM32C0系列MCU新品來(lái)襲，更高性能+更低成本，你值得擁有
- 挑戰(zhàn)趣味測(cè)試，驗(yàn)證您是存儲(chǔ)達(dá)人還是內(nèi)存大神
