-
FPU加法器的設(shè)計與實現(xiàn)
摘要：浮點運算器的核心運算部件是浮點加法器，它是實現(xiàn)浮點指令各種運算的基礎(chǔ)，其設(shè)計優(yōu)化對于提高浮點運算的速度和精度相當(dāng)關(guān)鍵。文章從浮點加法器算法和電路實現(xiàn)的角度給出設(shè)計方法，通過VHDL語言在OuartusII中進
-
使用儀表放大器的高性能加法器
隨著儀表放大器價格的逐步下滑，它們可以為傳統(tǒng)上采用運算放大器的應(yīng)用提供更高的性能。圖1中的運放加法器有一些缺點。首先，輸入端為中低輸入阻抗，這是由每個信號的輸入電阻所決定的。當(dāng)驅(qū)動信號源阻抗較大，或需要
-
基于改進的布斯算法FPGA嵌入式18×18乘法器
摘要：設(shè)計了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個18 b有符號或17 b無符號數(shù)的乘法運算。該設(shè)計基于改進的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對9-2壓縮樹和超前進位加法器進行了優(yōu)化。該乘法器
-
基于改進的布斯算法FPGA嵌入式18×18乘法器
摘要：設(shè)計了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個18 b有符號或17 b無符號數(shù)的乘法運算。該設(shè)計基于改進的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對9-2壓縮樹和超前進位加法器進行了優(yōu)化。該乘法器
-
由運算放大器組成加法器的電路
圖中所示是用通用I型F004運放組成的加法器.加法器是指輸出信號是幾個輸入信號之和的放大器,它分為倒相加法器和同相加法器.圖中A是一個倒相加法器電路,從圖中可知
-
基于多相技術(shù)的大型濾波器的實現(xiàn)方案
在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機到手機。DSP設(shè)計人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長（有大量的抽頭），濾波器的響應(yīng)越好。然
-
基于多相技術(shù)的大型濾波器的實現(xiàn)方案
基于多相技術(shù)的大型濾波器的實現(xiàn)方案
-
FIR并行濾波器設(shè)計
FIR并行濾波器設(shè)計
-
優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)
摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進行改良?？紤]到FPGA的實現(xiàn)特點，研究并設(shè)計了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
-
優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)
摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進行改良?？紤]到FPGA的實現(xiàn)特點，研究并設(shè)計了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
-
基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計
摘 要：半帶濾波器是一種高效的數(shù)字濾波器，目前流行的半帶濾波器設(shè)計方法一般能夠滿足參數(shù)要求，但其存在著功耗高、面積大、資源耗費代價高等不足之處。為了彌補上述的不足，文中提出了一種基于折疊技術(shù)的新的
-
基于折疊結(jié)構(gòu)的半帶濾波器的設(shè)計
本文以11階半帶濾波器的設(shè)計為例，介紹了折疊技術(shù)在半帶濾波器上的應(yīng)用。與傳統(tǒng)的設(shè)計相比其有很大的優(yōu)越性和突破，單一時鐘控制，并且設(shè)計過程當(dāng)中沒用到乘法器，大大減少了硬件資源，同時也使設(shè)計面積和功耗大為減少，穩(wěn)定性高！
-
基于流水線加法器的數(shù)字相關(guān)器設(shè)計
數(shù)字相關(guān)器在數(shù)字擴頻通信系統(tǒng)中應(yīng)用廣泛，受數(shù)字信號處理器件速度限制，無法應(yīng)用于高速寬帶通信系統(tǒng)，在此提出了一種基于流水線加法器的數(shù)字相關(guān)處理算法。該算法最大限度地減少了加法器進位操作，解決了基于全加器型數(shù)字相關(guān)器存在的進位延遲過大的問題，實現(xiàn)了時分多址體制下的同步段數(shù)字相關(guān)，提高了同步段相關(guān)的可靠性。
-
運算放大器組成加法器電路圖
圖中所示是用通用I型F004運放組成的加法器.加法器是指輸出信號是幾個輸入信號之和的放大器,它分為倒相加法器和同相加法器.圖中A是一個倒相加法器電路,從圖中可知
-
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計
摘要：基于流水線技術(shù)，利用FPGA進行并行可重復(fù)配置高精度的FIR濾波器設(shè)計。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計方法可以充分發(fā)揮FPGA的優(yōu)勢。數(shù)字濾波器可以濾除多余的噪聲
-
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計
摘要：基于流水線技術(shù)，利用FPGA進行并行可重復(fù)配置高精度的FIR濾波器設(shè)計。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計方法可以充分發(fā)揮FPGA的優(yōu)勢。數(shù)字濾波器可以濾除多余的噪聲
-
多相技術(shù)以小規(guī)模實現(xiàn)大型濾波器
在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機到手機。DSP設(shè)計人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長（有大量的抽頭），濾波器的響應(yīng)越好。然
-
多相技術(shù)以小規(guī)模實現(xiàn)大型濾波器
多相技術(shù)以小規(guī)模實現(xiàn)大型濾波器
-
基于802.16d的定時同步算法改進及FPGA實現(xiàn)
0 引言 WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標準的寬帶無線通信系統(tǒng)。其中IEEE標準在2004年定義了空中接口的物理層(PHY)，即802．16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)
-
基于FPGA的掃頻信號源的研究與設(shè)計
介紹掃頻電路和DDS技術(shù)的原理，利用FPGA設(shè)計一個以DDS技術(shù)為基礎(chǔ)的掃頻信號源，給出用Verilog語言編程的實現(xiàn)方案和實現(xiàn)電路。并通過采用流水線技術(shù)提高了相位累加器的運算速度，通過改進ROM壓縮算法以減小存儲器的容量，完成了對整個系統(tǒng)的優(yōu)化設(shè)計。運用QuartusⅡ軟件仿真驗證了程序設(shè)計的正確性，最終在硬件電路上實現(xiàn)了該掃頻信號源。
