1 引言 商品防竊監(jiān)視器(Electronic Article Surveillance)簡(jiǎn)稱EAS,是目前超市普遍使用的安檢防竊設(shè)備。其原理是由發(fā)射電路產(chǎn)生7.8MHz~8.8MHz的掃頻信號(hào),該信號(hào)由近場(chǎng)天線發(fā)射,當(dāng)天線附近有標(biāo)簽存在時(shí)(標(biāo)簽為
DSP實(shí)現(xiàn)EAS掃頻信號(hào)源設(shè)計(jì)
吉時(shí)利儀器公司,作為全球先進(jìn)電子測(cè)試儀器和系統(tǒng)的領(lǐng)先制造商, 日前宣布,R&D 雜志的編輯們第22次向該公司頒發(fā) R&D 100大獎(jiǎng)——這次是授予2010年推出的Model 4225-PMU超快速I-V模塊。R&D雜志的編輯每年向全球最具
21ic訊 吉時(shí)利儀器公司日前宣布,R&D 雜志的編輯們第22次向該公司頒發(fā) R&D 100大獎(jiǎng)——這次是授予2010年推出的Model 4225-PMU超快速I-V模塊。R&D雜志的編輯每年向全球最具創(chuàng)新性的100項(xiàng)技術(shù)頒發(fā)該大獎(jiǎng)。
摘要:在傳統(tǒng)的模擬法產(chǎn)生Chirp超寬帶信號(hào)的基礎(chǔ)上,提出了一種基于鎖相環(huán)(PLL)法的Chirp超寬帶信號(hào)源設(shè)計(jì)方案。與傳統(tǒng)的模擬方法相比,該方法產(chǎn)生的Chirp超寬帶信號(hào)載頻穩(wěn)定性高,能夠達(dá)到參考信號(hào)的頻率穩(wěn)定度。從
【摘 要】 利用DSP和CPLD來設(shè)計(jì)寬帶信號(hào)源,將DSP軟件控制上的靈活性和CPLD硬件上的高速、高集成度和可編程性有機(jī)地結(jié)合起來,一方面使得信號(hào)源控制簡(jiǎn)單、可靠,同時(shí)保證產(chǎn)生的信號(hào)高速、準(zhǔn)確。 關(guān)鍵詞:DSP,
基于DSP和CPLD的寬帶信號(hào)源的設(shè)計(jì)
21ic訊 R&S SGS100A,來自于羅德與施瓦茨的新型信號(hào)源,使生產(chǎn)線能更快運(yùn)作、更具成本效益。雖然較以往的射頻源更為結(jié)構(gòu)緊湊,R&S SGS100A卻帶來了與傳統(tǒng)高端儀器一致的性能表現(xiàn)。來自羅德與施瓦茨的新型信號(hào)源R&S S
可重編程的DisplayPort固件
單路,多路模數(shù)轉(zhuǎn)換(AD) 一.實(shí)驗(yàn)?zāi)康? 1.通過實(shí)驗(yàn)熟悉F2812A的定時(shí)器。 2.掌握F2812A片內(nèi)AD 的控制方法。 二.實(shí)驗(yàn)原理 1.TMS320F2812A芯片自帶模數(shù)轉(zhuǎn)換模塊特性 - 12 位模數(shù)轉(zhuǎn)換模塊ADC,快速轉(zhuǎn)換時(shí)間運(yùn)
DSP芯片的單路,多路模數(shù)轉(zhuǎn)換(AD)
單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的,所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源,脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過I/O板卡設(shè)置
DisplayPort在計(jì)算機(jī)行業(yè)中正在變得日益普及。它是一種免專利費(fèi)的數(shù)字顯示接口標(biāo)準(zhǔn),有替代模擬VGA的可能。隨著越來越多的計(jì)算機(jī)開始支持DisplayPort,顯示器、電視、投影儀和所有其他擁有DVI、HDMI、LVDS或VGA接口的外圍設(shè)備對(duì)DisplayPort接口的需求也在增長(zhǎng)。
羅德與施瓦茨發(fā)布了兩款新的頻率選件,分別是R&S SMB-112和R&S SMB B112L,進(jìn)一步提升模擬信號(hào)源R&S SMB100A的性能至新高度。這兩款選件均覆蓋了從100 kHz到12.75 GHz的超寬頻率范圍。此外,R&S SMB B112選件為信號(hào)
廣受歡迎的信號(hào)源R&S SMBV100A為衛(wèi)星模擬領(lǐng)域樹立了新標(biāo)準(zhǔn)。這款靈活的多用途信號(hào)源R&S SMBV100A在加上GNSS(全球?qū)Ш叫l(wèi)星系統(tǒng),Global Navigation Satellite System)模擬器之后,能夠?qū)崟r(shí)、自定義生成多達(dá)12顆衛(wèi)星
摘要:為進(jìn)行高精度信號(hào)源的設(shè)計(jì),同時(shí)降低設(shè)計(jì)成本,以CyclONe II系列低端FPGA為核心,利用直接頻率合成技術(shù),對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1/4周期壓縮存儲(chǔ)到ROM中,在外部時(shí)鐘頻率為50 MHz,實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì),同時(shí)
摘要:設(shè)計(jì)了一種可通過軟件靈活控制的模擬雷達(dá)信號(hào)源,采用Silicon公司C8051F340微處理器芯片,控制直接數(shù)字頻率合成芯片AD9858輸出模擬雷達(dá)信號(hào)。文中說明了電路設(shè)計(jì)結(jié)構(gòu)和軟件設(shè)計(jì)方法,并對(duì)信號(hào)源的性能進(jìn)行了可
摘要:設(shè)計(jì)了一種可通過軟件靈活控制的模擬雷達(dá)信號(hào)源,采用Silicon公司C8051F340微處理器芯片,控制直接數(shù)字頻率合成芯片AD9858輸出模擬雷達(dá)信號(hào)。文中說明了電路設(shè)計(jì)結(jié)構(gòu)和軟件設(shè)計(jì)方法,并對(duì)信號(hào)源的性能進(jìn)行了可
為進(jìn)行高精度信號(hào)源的設(shè)計(jì),同時(shí)降低設(shè)計(jì)成本,以Cyclone II系列低端FPGA為核心,利用直接頻率合成技術(shù),對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1/4周期壓縮存儲(chǔ)到ROM中,在外部時(shí)鐘頻率為50 MHz,實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì),同時(shí),實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào),系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明,信號(hào)源精度高,頻率調(diào)整步進(jìn)可達(dá)0.034 92 Hz,頻率范圍為0.034 92 Hz~9.375 MHz,制作成本低,功能豐富。