數(shù)據(jù)采集系統(tǒng)中的噪聲抑制與信號完整性保障
高速設(shè)計(jì)中的信號完整性和電源完整性
高速 SerDes 應(yīng)用中的信號完整性實(shí)用指南,第 2 部分
高速 SerDes 應(yīng)用中的信號完整性實(shí)用指南,第 1 部分
PCB設(shè)計(jì)指南,如何提高信號完整性
PCB走線基礎(chǔ)(一):電源完整性與PDN設(shè)計(jì)
模擬電磁干擾有可能嗎?
如何保證多相智能功率級應(yīng)用中的信號完整性
振鈴型干擾信號完整性補(bǔ)償方法研究
基于65 nm工藝的SOC物理設(shè)計(jì)中的關(guān)鍵技術(shù)研究
基于FPGA設(shè)計(jì)V-by-one協(xié)議編程
預(yù)算:¥20000基于FPGA的視頻處理系統(tǒng)硬件設(shè)計(jì)
預(yù)算:¥100000