信號完整性 (SI) 和電源完整性 (PI) 是兩個不同但相關(guān)的分析領(lǐng)域，涉及數(shù)字電路的正常運行。在信號完整性方面，主要關(guān)注的是確保傳輸?shù)?1 在接收器處看起來像 1(0 也一樣)。在電源完整性方面，主要關(guān)注的是確保為驅(qū)動器和接收器提供足夠的電流來發(fā)送和接收 1 和 0。因此，電源完整性可以被視為信號完整性的一個子集。實際上，它們都是與數(shù)字電路的正確模擬操作有關(guān)的分析。

分析的必要性

如果計算資源是無限的，這些不同類型的分析可能不存在。整個電路將被立即分析，并且電路某一部分的問題將被識別并消除。但除了受到實際可以模擬的現(xiàn)實的束縛之外，進行不同分析領(lǐng)域的優(yōu)點在于可以分組解決特定問題，而不會落入“任何可能出錯的事情”的范疇。

例如，在信號完整性方面，重點是從發(fā)射器到接收器的鏈路。可以僅為發(fā)射器和接收器以及介于兩者之間的所有物體創(chuàng)建模型。這使得模擬信號完整性變得相當簡單。另一方面，電源完整性的模擬可能會稍微困難一些，因為“邊界”定義不太明確，并且確實對信號完整性領(lǐng)域中的項目有一定的依賴性。

信號完整性的目標是消除信號質(zhì)量、串擾和時序問題。所有這些類型的分析都需要相同類型的模型。其中包括驅(qū)動器和接收器、芯片封裝和板互連的模型，板互連由跡線以及通孔、分立器件和/或連接器組成。驅(qū)動器和接收器模型包括有關(guān)緩沖器阻抗、邊沿速率和電壓擺幅的信息。通常，IBIS 或 SPICE 模型被用作緩沖模型。這些模型與互連模型一起使用來運行仿真，以確定接收器處的信號是什么樣子。

互連主要由電路板走線組成，其行為類似于傳輸線。此類傳輸線或 T 線具有特性阻抗、延遲和損耗。它們的特性決定了連接的驅(qū)動器和接收器如何相互交互?；ミB的電磁特性必須使用某種類型的場求解器來求解，該場求解器根據(jù)可與信號完整性模擬器一起使用的電路元件或 S 參數(shù)模型來表征它們。大多數(shù)跡線可以建模為均勻的二維橫截面。該橫截面足以計算走線的特性阻抗。該阻抗將影響信號線上接收器處的波形形狀。最基本的信號完整性分析涉及設(shè)置電路板疊層，包括適當?shù)慕殡妼雍穸?，并找到正確的跡線寬度以實現(xiàn)跡線的特定目標阻抗。

與過孔相比，走線的建模相對容易。對更快的信號進行信號完整性分析時，正確的過孔建模變得非常重要。多 GHz 范圍內(nèi)的信號通常需要 3D 場解算器的模型來進行適當?shù)谋碚?。幸運的是，這些信號往往是差分的，這使得它們的影響相對局部化。通過過孔的快速單端信號與配電網(wǎng)絡(luò) (PDN) 的相互作用非常強烈。來自這些過孔的返回電流穿過附近的縫合過孔、縫合電容器和/或平面對，這些組件與構(gòu)成 PDN 的組件相同，需要建模以進行電源完整性分析。

在電源完整性分析中，高頻能量通過傳輸平面分布。這立即使分析變得比基本信號完整性更加復(fù)雜，因為能量沿 x 和 y 方向移動，而不是沿著傳輸線僅沿一個方向移動。

在 DC 下，建模相對簡單，因為需要計算走線、平面形狀和過孔的串聯(lián)電阻。但對于高頻，分析 PDN 上各個位置的電源和地之間的阻抗需要復(fù)雜的計算。阻抗將根據(jù)電路板位置而變化——電容器的放置位置、安裝方式以及電容器的類型和值。

高頻行為(例如安裝電感和平面擴展電感)需要包含在建模中，以便為去耦分析生成準確的結(jié)果。去耦分析有一種簡單版本，通常稱為集總分析，其中 PDN 的阻抗就像一個節(jié)點一樣進行計算。這通常是一種良好、快速的首次分析，以確保有足夠的電容器并且它們的值正確。然后，運行分布式去耦分析可確保電路板上各個位置滿足 PDN 的所有阻抗需求。

信號完整性仿真

信號完整性仿真重點關(guān)注高速信號傳輸?shù)娜齻€主要問題：信號質(zhì)量、串擾和時序。對于信號質(zhì)量，目標是獲得具有清晰邊緣的信號，沒有過度的過沖，也沒有回鈴。通常這些問題可以通過添加某種類型的終端來匹配驅(qū)動器與傳輸線的阻抗來解決。對于多點總線，匹配阻抗并不總是可能的，因此需要結(jié)合拓撲上的端接和長度變化來控制反射，以免它們對信號質(zhì)量和時序產(chǎn)生不利影響。

可以運行這些相同的模擬來確定信號穿過電路板時的飛行時間。電路板時序是系統(tǒng)時序的重要組成部分，并受到線路長度、線路穿過電路板時的傳播速度以及接收器處波形形狀的影響。由于波形的形狀決定了接收信號何時跨越邏輯閾值，因此它對于計時至關(guān)重要。這些模擬通常會改變走線的長度限制。

通常運行的另一種信號完整性模擬是串擾。這涉及多條彼此耦合的傳輸線。隨著跡線被封裝到密集的電路板設(shè)計中，了解它們相互耦合的能量對于消除串擾引起的錯誤至關(guān)重要。這些模擬將推動走線之間的最小間距要求。

電源完整性仿真 在電源完整性分析中，仿真的主要類型是直流壓降分析、去耦分析和噪聲分析。直流壓降分析涉及對 PCB 上復(fù)雜的跡線和平面形狀進行分析，以確定由于銅的電阻而損失了多少電壓。此外，還可以使用直流壓降分析來識別高電流密度區(qū)域。這些實際上可以與熱模擬器共同模擬以查看加熱效果。幸運的是，直流壓降問題的解決方案很簡單：添加更多金屬。該附加金屬可以采用更寬和/或更厚的跡線和平面形狀、附加平面或附加通孔的形式。

上面簡要討論了去耦分析，其目的是確定并最小化電路板上各個 IC 位置處的電源和接地之間的阻抗。去耦分析通常會導(dǎo)致 PDN 中使用的電容器的值、類型和數(shù)量發(fā)生變化。因此，它需要包含寄生電感和電阻的電容器模型。它還可以推動電容器安裝方式的改變和/或電路板疊層的改變，以滿足低阻抗要求。

噪聲分析的類型可能有所不同。它們可能包括 IC 電源引腳在電路板周圍傳播的噪聲，并由去耦電容器控制。它可以研究噪聲如何從一個過孔耦合到另一個過孔。它可以分析同時開關(guān)噪聲。在許多情況下，這種噪聲是由信號切換(從 1 到 0 和 0 到 1)引起的，因此它與信號完整性密切相關(guān)。然而，在所有情況下，這些電源完整性分析的最終目標是推動 PDN 的更改：電源/接地平面對、走線、電容器和過孔。

信號完整性

PDN 不僅充當向 IC 傳送電流的方式，而且還充當信號的返回電流路徑。信號和電源完整性之間的大量交叉發(fā)生在過孔處。對于通過過孔的單端信號，PDN 充當該信號的返回電流路徑。附近的過孔或電容器為返回電流提供了從一個平面移動到下一個平面的路徑。因此，PDN 實際上決定了單端通孔的阻抗和延遲特性，對于 DDR3 和 DDR4 等更快單端信號的精確建模至關(guān)重要。使用相同的 SI/PI 組合過孔模型，可以分析從一個過孔到下一個過孔的耦合，以及從信號通過過孔到 PDN 的耦合。

同樣，PDN 對于最大限度地減少多個信號一起切換可能引起的噪聲(通常稱為 SSN(同時切換噪聲))至關(guān)重要。如果 IC 電源引腳處的 PDN 阻抗太高，則當所有驅(qū)動器同時切換時，它們的切換電流將感應(yīng)出可在信號本身上看到的電壓。

通過利用去耦分析設(shè)計良好的低阻抗 PDN 可以消除這個問題。全面模擬此問題以查看對信號的影響需要能夠同時執(zhí)行信號完整性和電源完整性分析。驅(qū)動器的 SPICE 模型傳統(tǒng)上用于執(zhí)行此類分析，但較新的 IBIS 模型也具有適當?shù)幕A(chǔ)設(shè)施，可以在查看信號完整性時包含 PDN 的影響。

信號完整性和電源完整性的分析對于成功的高速數(shù)字設(shè)計至關(guān)重要。它們提供了有關(guān)需要進行哪些設(shè)計更改的寶貴見解。隨著建模方法和計算能力的提高，能夠同時模擬兩種完整性將使人們能夠清楚地了解電路的實際行為、設(shè)計中真正存在的裕度以及它們?nèi)绾螌崿F(xiàn)最佳性能。