-
采用統(tǒng)一功率格式的SoC的低功耗設計方案
采用統(tǒng)一功率格式的SoC的低功耗設計方案
-
數字語音解碼器的低功耗設計策略
主要從系統(tǒng)級、算法級、結構級等多個層面綜合考慮減少數字語音解碼器的功耗。系統(tǒng)級使用雙向不交疊時鐘技術，在提高耗時長的模塊運算頻率的同時消除了電路的競爭與冒險；算法級主要使用匯編語言重寫和優(yōu)化原代碼，既可以壓縮源代碼，更能充分挖掘硬件的運算潛力；在結構級，主要利用并行技術，增加協處理器進行并行計算，有效提高運算速度。另外在布局布線時使用全定制集成電路設計技術手工布線，大為減少解碼器的芯片面積。
-
Blackfin處理器低功耗設計
摘要：Blackfin處理器廣泛應用于便攜音視頻產品等嵌入式系統(tǒng)，低功耗設計直接影響產品使用時間。文中從時鐘頻率、工作模式、片內外設、內核電壓等方面，說明了Blackfin處理器低功耗設計的具體方法，根據實際應用實現
-
Blackfin處理器低功耗設計
摘要：Blackfin處理器廣泛應用于便攜音視頻產品等嵌入式系統(tǒng)，低功耗設計直接影響產品使用時間。文中從時鐘頻率、工作模式、片內外設、內核電壓等方面，說明了Blackfin處理器低功耗設計的具體方法，根據實際應用實現
-
整合低功耗設計、驗證和提高生產力的EDA工具等
整合低功耗設計、驗證和提高生產力的EDA工具將領先的設計、驗證和實現技術與CPF相集成 Cadence Low-Power Solution是用于低功耗芯片的邏輯設計、驗證和實現的完全集成的、標準化的流程，將領先的設計、驗證和
-
整合低功耗設計、驗證和提高生產力的EDA工具等
整合低功耗設計、驗證和提高生產力的EDA工具將領先的設計、驗證和實現技術與CPF相集成 Cadence Low-Power Solution是用于低功耗芯片的邏輯設計、驗證和實現的完全集成的、標準化的流程，將領先的設計、驗證和
-
基于Freeze技術的低功耗設計
基于Freeze技術的低功耗設計
-
FPGA的功耗概念與低功耗設計研究
隨著半導體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又導致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經成為深亞微米集成電路設計中的一個重要考慮因素。本文圍繞FPGA功率損耗的組成和產生原理，從靜態(tài)功耗、動態(tài)功耗兩大方面出發(fā)，分析了影響FPGA功率耗散的各種因素，并通過Actel產品中一款低功耗的FPGA進一步進行說明。最后提出了在FPGA低功耗設計中的一些問題。
-
基于MSP430的無線傳感器低功耗設計
0 引言 無線傳感器網絡是由多個帶有傳感器、數據處理單元和通信模塊的節(jié)點組織而成的網絡，因為在軍事、工業(yè)、醫(yī)療、農業(yè)等領域的巨大應用前景而成為近年來的研究熱點。由于無線傳感器節(jié)點通常工作在人們難以觸及
-
FPGA低功耗設計須權衡多項指標
FPGA的功耗高度依賴于用戶的設計，沒有哪種單一的方法能夠實現這種功耗的降低，如同其它多數事物一樣，降低功耗的設計就是一種協調和平衡藝術，在進行低功耗器件的設計時，人們必須仔細權衡性能、易用性、成本、密
-
FPGA低功耗設計須權衡多項指標
FPGA的功耗高度依賴于用戶的設計，沒有哪種單一的方法能夠實現這種功耗的降低，如同其它多數事物一樣，降低功耗的設計就是一種協調和平衡藝術，在進行低功耗器件的設計時，人們必須仔細權衡性能、易用性、成本、密
-
FPGA低功耗設計須權衡多項指標
FPGA低功耗設計須權衡多項指標
-
一種面向多媒體SOC的微狀態(tài)低功耗設計方法
本文針對移動多媒體SOC設計中的功耗問題，提出了一種系統(tǒng)級低功耗設計方法。該方法的核心是利用各種IP所提供的配置空間，將多媒體SOC系統(tǒng)細分為不同的微狀態(tài)。同時結合傳統(tǒng)的DVS以及DPM思想，利用反饋控制和負載預測相結合的方式，實時調整系統(tǒng)運行過程中的微狀態(tài)，從而在保證多媒體服務質量的基礎上，讓系統(tǒng)負載盡可能均勻分布于整個運行期間，達到降低功耗的目的。
-
JPEG圖像硬件解碼低功耗設計
分析了JPEG標準的壓縮/解壓縮算法，以VLSI方式實現了基于JPEG標準的解碼流程，在關鍵模塊——Huffman解碼、IDCT上進行了算法級、結構級和電路級等層次的綜合考慮，使其有更好的功耗代價，使其能夠在圖像傳感器上得到應用。通過測試平臺對其VLSI進行了RTL級和門級的仿真。結果表明，功能符合需求。
-
低功耗設計偵錯簡化低功耗芯片驗證(SpringSoft)
SpringSoft發(fā)表該公司獲獎無數的Verdi自動偵錯系統(tǒng)全新低功耗設計感知偵錯模塊。低功耗設計感知偵錯加速功耗設計意圖的理解，并使其直觀化、追蹤與分析功耗相關錯誤的流程自動化。這個模塊與Verdi系統(tǒng)的硬件描述語言
-
優(yōu)化面向超低功耗設計的微控制器功效
單電池設計無需備用電池載荷，而備用電池往往正是超低功率系統(tǒng)中最重和體積最大的組件。集成了片上調節(jié)器并具有可配置模式的MCU ，可以有效彌補MCU的極小電源電壓和標準單電池技術的典型輸出電壓之間的差距，使開發(fā)人員得以把已有負載條件及電池電壓下的功耗降至最小。只需一個電池，無需外部調節(jié)器，憑借低至0.7V的電池耗電能力，以及用于LED和小型電機的大電流能力，設計人員便能夠以最低的成本、絕對超低的功耗設計出緊湊型的電池供電設備。
-
優(yōu)化面向超低功耗設計的微控制器功效
單電池設計無需備用電池載荷，而備用電池往往正是超低功率系統(tǒng)中最重和體積最大的組件。集成了片上調節(jié)器并具有可配置模式的MCU ，可以有效彌補MCU的極小電源電壓和標準單電池技術的典型輸出電壓之間的差距，使開發(fā)人員得以把已有負載條件及電池電壓下的功耗降至最小。只需一個電池，無需外部調節(jié)器，憑借低至0.7V的電池耗電能力，以及用于LED和小型電機的大電流能力，設計人員便能夠以最低的成本、絕對超低的功耗設計出緊湊型的電池供電設備。
-
優(yōu)化面向超低功耗設計的微控制器功效
單電池設計無需備用電池載荷，而備用電池往往正是超低功率系統(tǒng)中最重和體積最大的組件。集成了片上調節(jié)器并具有可配置模式的MCU ，可以有效彌補MCU的極小電源電壓和標準單電池技術的典型輸出電壓之間的差距，使開發(fā)人員得以把已有負載條件及電池電壓下的功耗降至最小。只需一個電池，無需外部調節(jié)器，憑借低至0.7V的電池耗電能力，以及用于LED和小型電機的大電流能力，設計人員便能夠以最低的成本、絕對超低的功耗設計出緊湊型的電池供電設備。
-
嵌入式系統(tǒng)低功耗設計研究
嵌入式系統(tǒng)低功耗設計研究
-
基于無線網絡的遠程電力抄表系統(tǒng)的設計
介紹了一種基于ZigBee和GPRS無線網絡的遠程電力抄表系統(tǒng)。利用ZigBee協議簡單、成本低、距離近、動態(tài)組網以及GPRS網絡瞬間上網、永遠在線、按量計費、數據傳輸量大的特點，以一個樓道或一棟建筑物為單元組建一個無線局域網，再利用ZigBee/GPRS網關轉換，通過GPRS網絡發(fā)送給數據電力公司的抄表中心，較好地解決了現行抄表系統(tǒng)節(jié)點眾多、布線復雜、維護不便的問題。終端節(jié)點和網關節(jié)點所選用的CC2430和MC35i均為行業(yè)最具代表性的芯片，功能強大、集成度高且均為低功耗芯片，同時在程序中注重了“休眠”低功耗設計。原型系統(tǒng)通信可靠、耗電極低、抗干擾能力強，其推廣應用前景十分遠大。
