www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

低功耗設計

我要報錯

  • 中芯國際與Cadence共推65納米低功耗解決方案

    電子設計企業(yè)Cadence設計系統(tǒng)公司今天宣布推出一款全面的低功耗設計流程，面向基于中芯國際65納米工藝的設計工程師。該流程以Cadence低功耗解決方案為基礎，通過使用一個單一、全面的設計平臺，可以更加快速地實現(xiàn)尖

  • 隨鉆測井系統(tǒng)井下傳感囂的低功耗設計

    提出了隨鉆測井系統(tǒng)井下傳感器的一種低功耗設計方法。介紹了隨鉆測井系統(tǒng)，其需要在井下長時間工作且只能通過電池供電的特殊性，決定了低功耗設計是整個系統(tǒng)設計的核心問題。本文通過對低功耗電路設計原則的分析，結(jié)合隨鉆測井系統(tǒng)的要求，采用Freescale公司的MC9S12Q128單片機，在硬件和軟件兩個方面對隨鉆測井系統(tǒng)井下傳感器進行了低功耗設計，采用低功率器件和動態(tài)功耗分配的省電管理模式。

  • 基于LFSR優(yōu)化的BIST低功耗設計

    在BIST(內(nèi)建自測試)過程中，線性反饋移位寄存器作為測試矢量生成器，為保障故障覆蓋率，會產(chǎn)生很長的測 試矢量，從而消耗了大量功耗。在分析BIST結(jié)構(gòu)和功耗模型的基礎上，針對test—per—scan和test—per—clock兩大BIST類型，介紹了幾種基于LFSR(線性反饋移位寄存器)優(yōu)化的低功耗BIST測試方法，設計和改進可測性設計電路，研究合理的測試策略和測試矢量生成技術(shù)，實現(xiàn)測試低功耗要求。

  • 高性能手持示波表低功耗設計中的關(guān)鍵技術(shù)

    1、引言　　手持式示波表由于便攜性及可由電池供電工作，逐漸被廣泛的應用于現(xiàn)場測試，在應用場合逐步拓展的同時，對手持示波表的性能要求也在不斷提高，這里主要是指要求高樣率的ADC和高速存儲；目前國內(nèi)示波表產(chǎn)品

  • 基于Intersil的電源管理產(chǎn)品及低功耗設計

    　　在現(xiàn)在化的便攜式產(chǎn)品設計中，一方面我們需要更強的電源來應對產(chǎn)品更新帶來的大電流需求，另一方面，工程師們還得注意滿足其較高的便攜性要求。這要求設計師們既要注意產(chǎn)品電源通路上的轉(zhuǎn)換效率，設計出非常合理

  • 基于Intersil的電源管理產(chǎn)品及低功耗設計

    　　在現(xiàn)在化的便攜式產(chǎn)品設計中，一方面我們需要更強的電源來應對產(chǎn)品更新帶來的大電流需求，另一方面，工程師們還得注意滿足其較高的便攜性要求。這要求設計師們既要注意產(chǎn)品電源通路上的轉(zhuǎn)換效率，設計出非常合理

  • 基于Intersil的電源管理產(chǎn)品及低功耗設計

    　　在現(xiàn)在化的便攜式產(chǎn)品設計中，一方面我們需要更強的電源來應對產(chǎn)品更新帶來的大電流需求，另一方面，工程師們還得注意滿足其較高的便攜性要求。這要求設計師們既要注意產(chǎn)品電源通路上的轉(zhuǎn)換效率，設計出非常合理

  • 基于Intersil的電源管理產(chǎn)品及低功耗設計

    　　在現(xiàn)在化的便攜式產(chǎn)品設計中，一方面我們需要更強的電源來應對產(chǎn)品更新帶來的大電流需求，另一方面，工程師們還得注意滿足其較高的便攜性要求。這要求設計師們既要注意產(chǎn)品電源通路上的轉(zhuǎn)換效率，設計出非常合理

  • 基于Intersil的電源管理產(chǎn)品及低功耗設計

    　　在現(xiàn)在化的便攜式產(chǎn)品設計中，一方面我們需要更強的電源來應對產(chǎn)品更新帶來的大電流需求，另一方面，工程師們還得注意滿足其較高的便攜性要求。這要求設計師們既要注意產(chǎn)品電源通路上的轉(zhuǎn)換效率，設計出非常合理

  • 高性能手持示波表低功耗設計中的關(guān)鍵技術(shù)

    1、引言　　手持式示波表由于便攜性及可由電池供電工作，逐漸被廣泛的應用于現(xiàn)場測試，在應用場合逐步拓展的同時，對手持示波表的性能要求也在不斷提高，這里主要是指要求高樣率的ADC和高速存儲；目前國內(nèi)示波表產(chǎn)品

  • Portable Products為低功耗設計選擇理想的處理器

    過去，選用低功耗CPU通常意味著需要犧牲功能、降低時鐘運行速度，或需要等待新型低功耗技術(shù)的推出才能降低待機和工作功耗?，F(xiàn)在，這種情況已得到了徹底改觀，處理器產(chǎn)業(yè)發(fā)生了翻天覆地的變化。處理技術(shù)的不斷發(fā)展，創(chuàng)

  • 多端口寄存器堆的低功耗設計方法

    隨著半導體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，導致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗成為集成電路設計中的一個重要考慮因素。寄存器堆作為微處理器的關(guān)鍵部件。為了滿足其運算速度和指令級并行的流水線結(jié)構(gòu)，高速和多端口讀寫成為發(fā)展的必然趨勢，其低功耗設計對降低整個處理器的功耗具有重要的意義。讀寫位線、負載電容、靈敏放大器、時鐘翻轉(zhuǎn)等是影響寄存器堆總功耗的重要因素。針對各因素進行低功耗設計成為寄存器堆設計的關(guān)鍵。