摘要:為大幅度提高小功率反激開關電源的整機效率,可選用副邊同步整流技術取代原肖特基二極管整流器。它是提高低壓直流輸出開關穩(wěn)壓電源性能的最有效方法之一。
關鍵詞:反激變換器;副邊同步整流控制器STSR3;高效率變換器
2.7 預置時間(tant)防止原邊和副邊共態(tài)導通
實現同步整流的一個主要難題,是確保控制IC送出的驅動信號正確無誤,以防止在副邊的同步整流器與原邊開關管之間出現交叉的“共態(tài)導通”。其示意圖可見圖16中波形。當原邊MOSFET導通時,圖16中電壓Vs傾向于負極性。如果副邊同步MOSFET關斷時帶有一些延遲,那么在原邊和副邊之間就會出現一個短路環(huán)節(jié)。為了避免這種不希望的情況發(fā)生,在原邊MOSFET導通之前,同步MOSFET必須是截止的,這表明有必要設置一定量的“預置”時間tant。
圖16 在副邊出現的短路示意圖
圖17給出了詳細展開的正常工作情況時,CK時鐘信號與OUTGATE輸出驅動信號之間的定時關系圖。芯片內部的定時tant提供了所需要的預置時間,從而避免了共態(tài)導通的出現。按表1的供電條件使用腳SETANT,tant有三種不同的選擇值。在腳SETANT外接電阻分壓器供電,可得到表1中所需的該腳電壓值和預置時間。
圖17 STSR3給出的定時信號
表1 預置時間條件與數值表
工作條件 | 數值 |
---|---|
0<SETANT<(1/3)Vcc | 175ns |
(1/3)Vcc<SETANT<(2/3)Vcc | 150ns |
(2/3)Vcc<SETANT<Vcc | 225ns |
芯片內的數字控制單元產生這些預置時間,是通過計算在開關周期之中包含的高頻脈沖數目來完成的。由于該系統(tǒng)具有數字性能,在計數過程中會丟失一些數位,從而導致輸出驅動信號中發(fā)生跳動。表1中的預置時間值是一個平均值,考慮了這種跳動因素。圖18給出了OUTGATE關斷期間的跳動波形。
圖18 OUTGATE關斷時的跳動波形
2.8 空載與輕載工作狀態(tài)
當占空比<14%時,STSR3的內部特性能使OUTGATE關閉,并且切斷芯片內部大多數電路供電,從而減小器件的功耗。在這種條件下,變換器的低輸出電流,是由同步MOSFET的體二極管來完成的。當占空比>18%時,IC再次起動,所以具有4%的滯后量。當原邊的PWM控制器在極輕輸出負載下發(fā)生突發(fā)狀態(tài)時,這種特性仍能維持STSR3系統(tǒng)正確工作。
輸出驅動器具有承受大電流的能力,源極峰值達2A,加散熱器后可達3A。因此同步MOSFET開關極快,允許并聯幾只MOSFET以減小導通損耗。在供電期間的高電平是Vcc,所以芯片只驅動具有邏輯電平柵極門限的MOSFET。
2.9 瞬態(tài)特征及實測波形
在負載發(fā)生大變化時,占空比可在幾個開關周期里從低值極快地變?yōu)楦咧?,反之亦然。但OUTGATE給出的預置時間,是根據計算開關周期(頻率),而非依據占空比。即使在占空比快速變化時,它也能正確地提供預置時間,從而始終為同步MOSFET提供正確的驅動。圖19給出了占空比在一個周期里從50%變成80%,隨即又返回50%時的測量波形。圖20給出了OUTGATE正確提供的預置時間,從圖中看到是131ns。
圖19 占空比極快變化波形圖之一 占空比快變50%?80%
圖20占空比極快變化波形圖之二 OUTGATE提供了正確的預置時間131ns
2.10 同步整流控制器STSR3的典型應用電路圖
圖21給出了STSR3的典型應用電路板測試圖。該電路可替代反激變換器中的整流二極管,用外部時鐘檢測器進行同步,可用于各種類型的反激變換器,例如AC/DC或者DC/DC。圖中的一些電路不是必需的,例如,當原邊開關截止時如果沒有振鈴出現,那么R24,D15,R25和C11就可以刪掉。用TO-220塑殼封裝的同步MOSFET可裝配在電路板上。ST公司提供的適合作同步整流的MOSFET產品型號、規(guī)格列在表2中。
圖21 同步整流控制器STSR3典型應用試驗電路板 [!--empirenews.page--]
表2 ST公司提供的專用于同步整流器超低導通電阻的MOSFET新品規(guī)格
P/N | VDss/V | RDS(on)@5V/mΩ | ID(cont)/A |
---|---|---|---|
STP100NF03L-03 | 30 | 4.5 | 100 |
STP80NF03L-04 | 30 | 5 | 80 |
STP90NF03L | 30 | 12 | 90 |
STP85NF3LL | 30 | 9 | 85 |
STP70NF3LL | 30 | 12 | 70 |
STP100NF04L | 40 | 5 | 100 |
STP80NF55L-06 | 55 | 8 | 80 |
STP60NF06L | 60 | 16 | 60 |
STP80NF75L | 75 | 13 | 80 |
STP40NF10L | 100 | 36 | 40 |
該電路板,能在反激式變換器中,很容易地將二極管整流改變?yōu)镸OSFET同步整流。表3詳細地列出了電路板上選擇每個元器件時的注意事項。
2.11 主芯片STSR3印刷電路板的設計布局
任何一種高頻開關電源,都需要一個良好的PCB設計布局,以實現整機系統(tǒng)性能的最高指標,并解決干擾的輻射傳導問題。電路板上元器件的排放位置、引腳走線和寬度等,都是主要的課題。本文將給出一些基本的規(guī)則,使PCB設計者能制作出良好的STSR3電路板布局。
在PCB上畫線時,所有電流的走線都應盡量縮短和加粗,使走線電阻和寄生電感為最小值,以增進系統(tǒng)的效率和降低干擾的輻射傳導。電流返回的路徑安排是另一個有決定意義的課題。信號的地線SGLGND與功率地線PWRGND應分別布線,并且都接芯片的信號地線腳。印刷電路板各元器件布局如圖22所示。
圖22 STSR3印刷電路板各元器件布局(注:為了便于看清楚,該板的實際面積被放大了)
由于腳INHIBIT接芯片內部-25mV比較器,它對布線較敏感,所以要使板上接INHIBIT的連線盡可能縮短。作為經驗,信號電流的走線應遠離脈沖電流或快速開關電壓的走線,以避免在它們之間出現耦合效應。
圖23給出了從元器件焊接的正面(即頂部端)看到的印制板銅箔(按1:1面積尺寸)的繪線布局;圖24則給出了印制板背面(即底部端)銅箔繪線,有十幾個園形穿孔點。
圖23 印制板正面銅箔走向布局
圖24 印制板背面銅箔布局
表3 選用同步整流STSR3典型應用電路板各單元器件注意事項
(1)供電單元 |
---|
C5,C6 100nF、瓷介,Vcc旁路電容器 |
U1標準電壓調節(jié)器,供5V電源(SOT89)若板上已有5V,則去掉U1,閉合跨接線 |
C27 8L05的輸入電容器(330nF),瓷介 |
C37 8L05輸出電容器(150nF),瓷介 |
D10 當電壓高于5.6V時保護Vcc |
JP1 若電路板上已可得到5V,則閉合該跳線 |
(2)同步單元 |
D2 當電壓高于Vcc時保護腳CK(如果使用U3,則不需要它) |
D14 阻斷來自同步整流器漏極的高壓 |
R20 拉住電阻器(3.3kΩ) |
R21 加速電阻器(10kΩ) |
R22 低通濾波器電阻(10kΩ) |
R23 腳CK串聯電阻器(1kΩ) |
C9 加速電容器(22pF) |
C10 低通濾波器電容(10pF) |
U3 非反向緩沖器ST74V1T70 |
(3)禁止電路 |
R26 當同步整流漏極電壓高于Vcc時限制去二極管D16的電流 |
D16 當電壓高于Vcc時保護腳INHIBIT。若流入該腳電流小于10mA,則不必要 |
D7 在負極性電壓時保護腳INHIBIT。 |
D15 阻止C11放電 |
R24 消隱電路綜合電阻器 |
R25 消隱定時電阻器 |
C11 消隱定時電容器 |
(4)預置電路 |
R7,R13=10kΩ×2設置預置時間的電壓電平 |
JP6,JP5,JP4 分別設置最大、中間、最小預置時間 |
(5)功率級電路 |
M1 同步MOSFET(TO220封裝) |
R4 柵極拉下電阻器 |
R19 柵極串聯電阻器(典型值0Ω) |
C8 柵極電容器,避免SRMOS管出現dv/dt導通(在普通應用中不必要) |
D13 加速截止SR-MOS(若用R19時) |
C1,R1 小型緩沖器可減小同步MOSFET的截止尖峰 |
D1 肖特基整流管并聯在同步MOSFET漏—源極之間,在柵極驅動有延遲時間情況下,它可以在電壓下降時提高變換器的效率。 |
[!--empirenews.page--]
2.12 怎樣用STSR3控制板便捷替換原二極管
圖25給出了用簡便方法,在原有反激變換器上,去掉已安裝的副邊整流二極管,換上同步整流STSR3控制板的示意圖。如果原Vout等于或大于5V,就把新板上的Vs電壓線接到Vout;若它低于5V,仍把Vs接到MOS漏極。
圖25 用簡便方法替換原反激變換器副邊二極管示意圖
3 結語
專用于控制同步整流的新器件已問世,它能提高AC/DC或DC/DC反激式變換器的效率。STSR3對于原邊PWM控制器是完全透明的,它工作在副邊。該器件能工作在任何拓撲結構,為同步MOSFET開關管提供正確的驅動信號。以上介紹的控制板在任意現存的反激變換器上,均能以簡單有效的方法實現同步整流。