力科發(fā)布了第一個支持PCIe 3.0規(guī)范的PCIE協(xié)議分析儀，遵循PCI-SIG的初步版本0.5，支持高達8GT/s的數(shù)據(jù)速率。新的Summit T3-16是力科第5代瞄準高速PCIE I/O-based應用的協(xié)議分析儀。Summit T3-16捕獲、解碼和分析每條通道數(shù)據(jù)速率高達8GT/s且最高支持16通道的PCIE總線流量。

“推動遵守正確的協(xié)議和互操作性的開發(fā)工具有助于保證PCIE標準的持續(xù)成功，”PCI-SIG主席和總裁AI Yanes說?！斑@樣的工具對于驅(qū)動基于PCIE技術交互產(chǎn)品的廣泛應用是非常重要的?！?/p>

力科Summit T3-16具有測試測量業(yè)界最全面的協(xié)議分析界面?；趶V泛接受的CATC Trace架構，每個數(shù)據(jù)視圖用獨特的方式顯示PCIe 3.0通信以揭示難以發(fā)現(xiàn)的協(xié)議錯誤。針對PCIe 3.0開發(fā)者的主要問題，比如在LTSSM中的電源狀態(tài)轉換缺點和不正確信用流交換，可以快速地被發(fā)現(xiàn)、追蹤到問題的源頭、并加以解決、最終使新產(chǎn)品開發(fā)有較快的上市時間。

“測試和調(diào)試帶有Intel Xeon處理器的原型服務器和工作站平臺，PCIE協(xié)議完整性是客戶和工業(yè)伙伴成功的關鍵，”Intel初步市場主管Jim Pappas說?！傲葡蚬I(yè)同步提供旨在推動PCIE技術的協(xié)議分析儀的承諾已成為促進工業(yè)擁有強健的、交互的解決方案的關鍵?！?/p>

PCIe 3.0技術通過增加的數(shù)據(jù)率（5GT/s 到8GT/s）和不采用會導致額外20%傳輸開銷的8b/10b編碼獲得了兩倍于PCIe 2.0的有效數(shù)據(jù)吞吐率。不采用8b/10b編碼，PCIe 3.0技術依靠現(xiàn)有的類似于PCIe 2.0技術采用的數(shù)據(jù)擾碼技術，以確保接收機對進入數(shù)據(jù)流的鎖定。

除了強大的數(shù)據(jù)視圖，Summit T3-16支持重要的監(jiān)視特性，比如實時統(tǒng)計，允許用戶分析交易的響應和延遲、數(shù)據(jù)吞吐量、鏈路利用率。希望快速的將報告放在一起的工程師會發(fā)現(xiàn)諸如協(xié)議流量概要、詳細的錯誤報告、強大的腳本、可以生成用戶自定義的測試報告的強大文檔工具。Summit T3-16容易安裝，并且擁有可以提供靈活連接和配置的以太網(wǎng)和USB接口。

硬件開發(fā)者會對BitTracer模式提供的帶內(nèi)尤其是物理層的PCIE信號的原始bit記錄感興趣。SerDes問題可以通過操縱通道偏斜、極性、基于軌跡的通道與通道之間的擾碼快速識別和補償。更新軟件中的軌跡就可以在協(xié)議的更高層進一步進行更多的調(diào)試和分析將而不必每次都等待新的硬件。

“用戶經(jīng)驗對我們來說是非常重要的，”力科互聯(lián)通信部門的主管經(jīng)理Joe Mendolia說。“通過交付和維護高質(zhì)量的工具在開發(fā)的所有階段全程幫助工程師是我們的目標?！?/p>

力科PCIE協(xié)議分析儀有任何協(xié)議分析儀供應商轉接和探頭的最大選擇。當試圖連接和分析新PCB波形因數(shù)時，很難探測的機箱或者缺少插座和插槽的芯片對芯片形式這是非常重要的。對于使用新的Summit T3-16的PCIE 3.0開發(fā)者，可用先進的PCIe 3.0x16 midbus探頭（帶有通道混合）和Gen3x16 插頭。之前的力科PCIE探頭也兼容Summit T3-16。

“我們非常自豪地宣布我們的下一代PCIE分析儀?？蛻舴答伿蔷薮蟮?，我們努力交付滿足市場預期的工具，”力科互聯(lián)通信部門的產(chǎn)品市場經(jīng)理John Wiedemeier說?！安还苣闶欠掌鳌⒐ぷ髡?、桌面顯卡或添加卡的開發(fā)者，Summit T3-16協(xié)議分析儀是保證設計性能的不可或缺的工具。”

除了Summit T3-16，力科PCIE協(xié)議測試家族還包括面向PCIe 1.0最多支持4通道的Edge T1-4，面向PCIe 1.0最多支持8通道的PETracer ML分析儀和練習器，面向PCIe 2.0最多支持16通道Summit T2-16分析儀和Summit Z2-16練習器。