Mentor Graphics公司(納斯達(dá)克代碼：MENT)今天宣布推出支持 25G、50G 和 100G 以太網(wǎng)的 Veloce® VirtuaLAB 以太網(wǎng)環(huán)境。這種支持可為目前基于大規(guī)模以太網(wǎng)的設(shè)計(jì)提供高效、基于硬件仿真的驗(yàn)證。

對(duì)連通性需求的急劇飆升已對(duì)交換機(jī)和路由器的設(shè)計(jì)尺寸產(chǎn)生了深遠(yuǎn)的影響，使得這些設(shè)計(jì)位列目前開發(fā)的最大 IC 設(shè)計(jì)范圍之中。設(shè)計(jì)的圖紙尺寸、早期發(fā)布的壓力以及驗(yàn)證所有路徑的需求使得方法論發(fā)生了轉(zhuǎn)變，即將驗(yàn)證從基于軟件仿真的流程移至基于硬件仿真的流程中。

“為客戶的嚴(yán)苛環(huán)境提供極具擴(kuò)展性、高密度網(wǎng)絡(luò)基礎(chǔ)，是我們?cè)谠O(shè)計(jì) Juniper Netw-orks 的高級(jí)交換機(jī)和路由器時(shí)的首要考慮因素，”Juniper Networks 的硅和系統(tǒng)工程部高級(jí)副總裁 Debashis Basu 說道，“我們的ASICs中最尖端的功能使 Veloce VirtuaLAB 以太網(wǎng)和硬件仿真功能成為實(shí)現(xiàn)驗(yàn)證收斂的一個(gè)關(guān)鍵因素，這有助于確保我們提供多功能、高性能的交換和路由技術(shù)，從而能夠跟得上不斷演變發(fā)展的網(wǎng)絡(luò)要求的節(jié)奏。”

VirtuaLAB 以太網(wǎng)通過將內(nèi)電路仿真 (ICE) 中使用的傳統(tǒng)物理設(shè)備替換為虛擬設(shè)備，來轉(zhuǎn)換網(wǎng)絡(luò)芯片的硬件仿真。這一虛擬化功能將硬件仿真從工程實(shí)驗(yàn)室移至計(jì)算數(shù)據(jù)中心，以實(shí)現(xiàn)硬件仿真資源的最大利用率。

VirtuaLAB 元件可提供完整的、以軟件驅(qū)動(dòng)的以太網(wǎng)協(xié)議棧，其運(yùn)行速度是傳統(tǒng)軟件仿真的 15,000 倍。這讓 VirtuaLab 以太網(wǎng)用戶可以通過使用更高流量、高級(jí)調(diào)試、功耗分析和性能分析，來解決復(fù)雜的基于以太網(wǎng)的設(shè)計(jì)難題。

“對(duì)于面向網(wǎng)絡(luò)市場(chǎng)的高端以太網(wǎng)產(chǎn)品來說，它們的快速開發(fā)和部署需要高質(zhì)量 IP 和完整的驗(yàn)證解決方案，”MoreThanIP 的首席技術(shù)官 Daniel Kohler 說道，“近幾年來，我們已與 Mentor 合作，在以太網(wǎng) VirtuaLAB 產(chǎn)品中部署了穩(wěn)健、功能完備的以太網(wǎng)驗(yàn)證。最近，我們還共同為高速 25G、50G、100G 設(shè)計(jì)實(shí)現(xiàn)了前向糾錯(cuò) (FEC) 驗(yàn)證。”

網(wǎng)絡(luò)市場(chǎng)中加快部署 VirtuaLab 的解決方案歸功于流量被顯著、可重復(fù)性地提高。例如，在軟件仿真中，每天運(yùn)行 1,000 個(gè)數(shù)據(jù)包是很常見的。相較于硬件仿真，其差別令人驚愕?？蛻魣?bào)告他們每天在這里將運(yùn)行 11,000,000 個(gè)數(shù)據(jù)包。

“我們與領(lǐng)先的網(wǎng)絡(luò)公司合作，以提供能夠解決其驗(yàn)證挑戰(zhàn)的解決方案。這些設(shè)計(jì)的快速發(fā)展以及驗(yàn)證每條路徑的需求創(chuàng)造了巨大的驗(yàn)證空間，進(jìn)而實(shí)現(xiàn)從軟件仿真到硬件仿真的巨大轉(zhuǎn)變，”Mentor Graphics仿真部副總裁兼總經(jīng)理 Eric Selosse 說道，“我們開發(fā)了 VirtuaLAB 以太網(wǎng)以及用于轉(zhuǎn)換硬件仿真的其他解決方案，使 Veloce 客戶能夠?qū)崿F(xiàn)其復(fù)雜的驗(yàn)證目標(biāo)。”

關(guān)于 Veloce 硬件仿真平臺(tái)

Veloce 硬件仿真平臺(tái)是 Mentor® 企業(yè)驗(yàn)證平臺(tái) (EVP) 的核心技術(shù)。EVP 通過將高級(jí)驗(yàn)證技術(shù)融合在一個(gè)綜合性平臺(tái)中，提高了 ASIC 和 SoC 功能驗(yàn)證的生產(chǎn)率。

Veloce 硬件仿真平臺(tái)的成功歸結(jié)于多個(gè)因素：高設(shè)計(jì)容量、執(zhí)行速度以及出色的功能。目前被認(rèn)為是最通用、最強(qiáng)大的驗(yàn)證工具，項(xiàng)目團(tuán)隊(duì)將硬件仿真用于硬件調(diào)試、硬件/軟件共同驗(yàn)證或集成、系統(tǒng)級(jí)樣機(jī)制作、低功耗驗(yàn)證和功耗估計(jì)以及性能特征提取。