Lattice推出業(yè)界領先的支持Quad Data Rate (QDR) II/II+存儲裝置、基于FPGA的IP核。LatticeSC和LatticeSCM系列FPGA（還有LatticeSC/M系列FPGA）現(xiàn)可支持高達750Mbps.的QDR II/II+數(shù)率。此款高速Q(mào)DR II和QDR II+存儲控制器IP核采用了Lattice獨有的可以實現(xiàn)成本最優(yōu)化(MACO)架構(gòu)ASIC工藝的低功率掩膜陣列。 

Lattice銷售部副總Stan Kopec稱，通過與Cypress Semiconductor Corporation合作，支持QDR II/II+存儲控制器高速率的FPGA可向其客戶提供與Cypress下一代QDR II/II+存儲裝置相連的業(yè)界速率最快的可編程接口。Lattice SCM MACO存儲控制器是一款經(jīng)驗證的較其它FPGA解決方案性能更佳的低風險解決方案，同時還可以縮短上市時間。它是Lattice奉行“更多更好”宗旨下的又一成果。 

Quad Data Rate II+存儲裝置是QDR SRAM系列存儲器最新成員，其數(shù)據(jù)率可達250 MHz以上。Quad Data Rate II+系列SRAM是用于高帶寬、低延遲應用的理想選擇。其讀、寫端口獨立工作，設計人員可使用其最大帶寬且無須擔心其它存儲器件常見的總線沖突問題。QDR II+存儲器件的高帶寬和低延遲特性使得其在高寬帶應用中成為查找表、鏈接清單和控制器緩沖存儲器的常用存儲器。在下一代交換和路由器平臺也得到了廣泛應用。 

LatticeSCM FPGA器件中采用了Lattice獨有的MACO嵌入結(jié)構(gòu)ASIC塊并且具有由Lattice t開發(fā)以縮短終短系統(tǒng)上市時間的預制、標準兼容IP功能。與常用于FPGA的軟件IP核不同，MACO IP功能被嵌入在器件中，使用時不用支付IP版稅。這些改進型存儲控制器可提供支持下一代QDR II和QDR II+器件以及DDR I/II和RLDRAM I/II存儲裝置的業(yè)界速度最快的可編程存儲接口。Lattice的7.0版ispLEVER軟件設計工具包支持LatticeSCM器件的完整HDL設計和驗證流以及Lattice的其它技術領先的可編程器件。