21ic訊 東芝公司(Toshiba Corporation)日前宣布，該公司已經(jīng)開發(fā)出時(shí)域模擬及數(shù)字混合信號處理電路，該產(chǎn)品有可能替代通用數(shù)字信號糾錯(cuò)處理。該技術(shù)可將NAND閃存糾錯(cuò)使用的低密度奇偶校驗(yàn)(LDPC)解碼器的門數(shù)減少38%，并將有助于東芝提高成本競爭力。東芝于2013年2月20日在舊金山國際固態(tài)電路會議(International Solid-State Circuit Conference)上發(fā)布了該電路。

隨著容量的進(jìn)步，糾錯(cuò)對于確保NAND閃存的可靠性而言比以往任何時(shí)候都更為重要。糾錯(cuò)率經(jīng)過改善的先進(jìn)糾錯(cuò)特性是無線通信中必不可少的。就這二者而言，LDPC編碼都是最具前景的糾錯(cuò)編碼之一。

LDPC解碼器電路的問題在于，其使用的概率信息量超過了傳統(tǒng)糾錯(cuò)技術(shù)中所使用的比特信息量，導(dǎo)致門數(shù)較多。解決這一問題的方法包括用模擬量(如電壓)來表示概率信息。這就減少了信息表示所需的接線數(shù)量，因?yàn)橐桓娋€可包含多比特模擬信息，但只包含1比特?cái)?shù)字信息。然而，這種方法不夠?qū)嵱?，因?yàn)闊o法利用普遍使用的自動化設(shè)計(jì)工具來設(shè)計(jì)所需的大型系統(tǒng)。另外還存在將模數(shù)與數(shù)模轉(zhuǎn)換器進(jìn)行整合的問題，因?yàn)樗鼈儾坏w積大而且十分耗電。

東芝的時(shí)域模擬與數(shù)字混合信號處理電路利用“時(shí)間”表示信息。跟基于電壓的模擬信號一樣，“時(shí)間”可以包含多比特信息，但是其接口電路、時(shí)數(shù)與數(shù)時(shí)轉(zhuǎn)換器相比模數(shù)與數(shù)模轉(zhuǎn)換器不但體積小，而且功耗低。所有電路元素均為數(shù)字式，可以使用標(biāo)準(zhǔn)的設(shè)計(jì)自動化工具，并可輕松應(yīng)用到大系統(tǒng)中。

東芝已經(jīng)制作了LDPC解碼器，并證明了其門數(shù)比普通的數(shù)字實(shí)現(xiàn)方式少38%。

東芝半導(dǎo)體研發(fā)中心專家Daisuke Miyashita先生參與了此次開發(fā)工作，他說：“我們將推動該擬議方法的研發(fā)，目標(biāo)就是將之應(yīng)用于各種系統(tǒng)，包括可處理大量信息的LDPC解碼器。”