JEDEC固態(tài)技術(shù)協(xié)會發(fā)布DDR4存儲器標準
摘要： 微電子產(chǎn)業(yè)標準機構(gòu)JEDEC固態(tài)技術(shù)協(xié)會發(fā)布廣為業(yè)界期待的DDR4內(nèi)存標準。JEDEC DDR4 (JESD79-4) 內(nèi)存標準的制定旨在提高性能與可靠性的同時降低功耗。因此，相較于此前的DRAM內(nèi)存技術(shù)，DDR4代表著實質(zhì)性的進步。新的DDR4 標準現(xiàn)可通過JEDEC官方網(wǎng)站免費下載。
關(guān)鍵字： DDR4內(nèi)存標準， 手提電腦
微電子產(chǎn)業(yè)標準機構(gòu)JEDEC固態(tài)技術(shù)協(xié)會發(fā)布廣為業(yè)界期待的DDR4內(nèi)存標準。JEDEC DDR4 (JESD79-4) 內(nèi)存標準的制定旨在提高性能與可靠性的同時降低功耗。因此，相較于此前的DRAM內(nèi)存技術(shù)，DDR4代表著實質(zhì)性的進步。新的DDR4 標準現(xiàn)可通過JEDEC官方網(wǎng)站免費下載。
DDR4 標準提供了一系列創(chuàng)新性功能設計，旨在提高操作速度并支持在服務器、手提電腦、桌面電腦以及消費電子等多種產(chǎn)品上的廣泛應用。在其諸多優(yōu)勢之外，該新標準的一個設計目標是簡化遷移過程并支持全行業(yè)統(tǒng)一標準的采用。
為了幫助業(yè)界理解并及早采用DDR4標準，JEDEC 將于10月30 - 31日在美國加州圣克拉拉市舉辦為期兩天的DDR4技術(shù)培訓會。 培訓會的注冊與日程安排信息見：http://www.jedec.org/ddr4workshop。
DDR4每管腳傳輸速率設定為每秒1.6千兆至最高每秒3.2千兆的初始目標。鑒于DDR3 標準曾經(jīng)超過了當初設定的每秒1.6千兆的目標速率，可以預料的是，在未來DDR4的版本更新時更高的傳輸速率等級可能被添加。其他與計劃的速率等級緊密交織，支持設備性能與應用采納的特性包括： DQ總線上的偽漏極開路輸出接口、每個DQ每秒2，667MT及以上的降檔模式、 存儲庫群架構(gòu)、 內(nèi)部生成的VrefDQ 以及改進的培訓模式。
DDR4 是帶兩個或4個可選存儲庫群的8n 預取架構(gòu)。該種設計允許DDR4存儲器設備在每個單獨的存儲庫群分別運行激活、讀取、寫入或刷新等操作。該設計還將提高總體存儲器效率與帶寬，特別是當所用存儲顆粒較小時。
此外，DDR4的設計使得堆疊存儲器件在整個技術(shù)生命周期內(nèi)都可能是關(guān)鍵因素。多達8個存儲器件的堆疊可能只有一個單一的信號負載。
負責該標準制定的JEDEC JC42.3小組委員會主席喬?麥克利指出：“JEDEC DDR4 標準的發(fā)布是全球存儲器件、系統(tǒng)、部件以及模組生產(chǎn)商多年不懈努力的結(jié)果。該項新標準將推動下一代系統(tǒng)實現(xiàn)更高性能，大幅度提高封裝密度與可靠性，同時降低功率消耗?！?/P>
“產(chǎn)業(yè)界期盼該標準的發(fā)布已經(jīng)有些時日了，” JC-42委員會主席，瀾起科技執(zhí)行付總裁羅丹盛指出?！耙寻l(fā)布的標準將為DDR4標準器件的早期采用者提供必要的關(guān)鍵信息。隨后的發(fā)布將計劃包括在本次發(fā)布時尚未最后確定的內(nèi)容信息。同所有JEDEC標準化活動一樣，我們非常歡迎產(chǎn)業(yè)界的廣泛參與。
產(chǎn)業(yè)對DDR4的支持
“在JEDEC DDR4規(guī)范完成之后，三星將繼續(xù)提供高性能、低功耗的DRAM解決方案，以便推動最先進的下一代綠色IT系統(tǒng)的發(fā)展?！?三星電子存儲器產(chǎn)品規(guī)劃、應用與工程，器件解決方案高級付總裁Byungse So指出。 “我們將繼續(xù)同全球客戶一起努力，開發(fā)節(jié)能的經(jīng)濟性IT系統(tǒng)，開拓主要存儲器市場，支持最先進的計算模式與解決方案?！?/P>
"DDR4標準的發(fā)布是一個偉大的里程碑，標志著下一代DRAM存儲器的推出。"美光DRAM市場營銷付總裁羅伯特?福爾樂指出。 "在性能與功耗方面的進步使得DDR4成為下一代企業(yè)與消費者產(chǎn)品的有吸引力的存儲解決方案。我們將期待著該技術(shù)被推向市場。"
作者: JEDEC固態(tài)技術(shù)協(xié)會
下載文檔
