21ic訊 東芝公司最近使用CMOS兼容工藝開發(fā)出了高功率增益晶體管。該晶體管可有效降低高頻射頻/模擬前端應(yīng)用的功耗。詳細信息將于6月12日在2013年超大規(guī)模集成電路技術(shù)及電路研討會(Symposia on VLSI Technology and Circuits)期間公布，此次研討會將于2013年6月11日至14日在日本京都舉行。

智能手機和平板電腦等無線和移動設(shè)備的快速增長正推動對低功耗和高性能射頻/模擬電路的需求。但是，由于晶體管擴展會導(dǎo)致噪音和能量增益效率的下降，因此很難將數(shù)字電路廣泛使用的先進設(shè)備和工藝技術(shù)應(yīng)用至射頻/模擬電路。

東芝通過一種新設(shè)備結(jié)構(gòu)(使用兩種不同材料作為一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的柵電極)和一種工藝整合方案(采用廣泛使用的常見半導(dǎo)體制造方法)解決了這一問題。這種方法實現(xiàn)了納米級柵長控制。

晶體管的實驗結(jié)果表明功耗顯著降低，并且作業(yè)速度沒有出現(xiàn)任何下降。

這種設(shè)備結(jié)構(gòu)的獨特特征是兩種材料(n型硅和p型硅)之間的薄氧化物阻擋膜，這種膜可以抑制雜質(zhì)互擴散。柵電極區(qū)域中可以實現(xiàn)高電場，從而提高放大器效率。不同的柵電極材料采用不同的柵氧化膜厚度。這種結(jié)構(gòu)在飽和狀態(tài)下可實現(xiàn)控制良好的設(shè)備屬性，即便在低工作電壓下也可實現(xiàn)。

這種新設(shè)備制造工藝還適用于高級數(shù)字大規(guī)模集成電路制造所使用的高介柵極絕緣層。