ARM宣布將在今年10月底的ARM TechCon展會中探討14nm制程面臨的挑戰(zhàn)，來自IBM的工程師Lars Liebman和ARM資深研發(fā)工程師Greg Yeric都將在會中發(fā)表演講，共同探討這個業(yè)界矚目的議題。

ARM的演講將探討IC定義所需的圖形化以及在涉及非平面架構時的困難程度，同時也將討論超紫外光(EUV) 微影技術，并解釋在EVU到位以前，如何將雙重圖案運用光學微影技術來彌合技術差距。另外也將討論到多重圖案的復雜性。

ARM 將在這次活動中探索14nm節(jié)點時晶片的功耗、面積及成本。另外，活動中也將針對FinFET的基本原理，以及FinFET對實體IP和更高層處理器IP的影響。也就是說，會中還將討論FinFET將對即將到來的ARM處理器核心及其周邊帶來哪些影響。

英特爾探路10nm

英特爾( Intel )技術暨制造部總監(jiān)Mark Bohr則是在稍早前的英特爾開發(fā)者論壇( IDF )中表示，已經找到采用浸入式微影技術來開發(fā)10nm制程的方法，這家晶片制造商預計在2013年底開始14nm制程生產晶片。

10nm 制程預計在2015年或以后首度亮相。該制程的某些光罩將會需要四重圖形(quadruple patterning)，但“它仍具經濟性，”Bohr強調。

Bohr 并未透露英特爾的14nm 或10nm 制程計劃細節(jié)，僅強調了技術上的可行性。

一直以來，英特爾都致力于開發(fā)超紫外光(EUV)微影技術，最近也加入ASML 的41億美元投資計劃，以推動該技術發(fā)展。“對我們而言，EUV相當重要，這就是為何我們投資ASML的主要原因，但我們仍然有許多選擇，包括采用多重圖形的浸入式技術等，”Bohr說。

英特爾預計，在14nm至少某些層將需要雙重圖形。若在10nm使用浸入式技術，則會有更多層需要雙重圖形，有些甚至會需要四重圖形。

在14nm，Bohr表示，“增加的晶圓以及雙重圖形成本仍可由晶片密度提升來抵銷，因此，每一代電晶體的成本也都會以穩(wěn)定的趨勢持續(xù)降低。”

他認為，即使是在10nm使用浸入式技術，該趨勢也將會一直持續(xù)。截至目前，“EUV比我預想的還要遲，我無法肯定它何時到來，”他說。

“我們可能是最后一家堅守每隔兩年投入新一代制程技術腳步的公司，”Bohr說。

英特爾位在俄勒岡州的元件和邏輯技術開發(fā)小組正在廣泛地探索各種電晶體、互連、記憶體和其他技術的可能性，不過，他們可不是只做這些事，”Bohr說。

Bohr談到了英特爾的晶片制造策略。“我們的目的并不在代工，但我們確實有著小規(guī)模的晶片制造業(yè)務，”他表示。除了銷售晶圓，這項工作“也為我們提供了額外優(yōu)勢，就是能從其他的設計團隊獲得資訊，從而最佳化制程技術。”

英特爾正在考慮許多發(fā)展方向，包括一些并未包含在這張幻燈片中的選項片。