麻省理工學院（MIT）的研究人員指出，今天我們都在使用片上總線和環(huán)狀拓樸，但它們所帶來的麻煩可能要比它們能貢獻的價值還要多，這也推動了片上網狀網絡（on-chip mesh network）成為大規(guī)模并行處理器的首選架構。

“未來的多核處理器將不得不通過把資訊轉化成封包的方法，像連網電腦一樣地進行溝通。每一顆核心都會有自己的路由器，它們會透過數個路徑中的任何一個發(fā)送封包，而路徑的選擇則取決于網絡的整體情況。簡言之，環(huán)狀架構要比總線架構要好得多，但效能卻又比不上網狀網絡。環(huán)狀網絡無法擴展到超過16個節(jié)點，”麻省理工學院的電機工程暨電腦科學副教授Li-Shiuan Peh說。

一個芯片上的網狀網絡“可以在所有核心上建構網格，因此，在所有節(jié)點之間便會產生許多可能的路徑，”Peh說。“而隨著你不斷擴充核心數量，延遲還會更低。另一方面，由于有更多可能的跨核心傳輸路徑，因此頻寬也將會大幅提升。”

英特爾幾年前便曾經在實驗性的80核心TeraFLOPS處理器上采用芯片上網狀網絡和整合的路由器，不過，一直到最近，英特爾才在8核心XeonE5-2600上使用了環(huán)狀網絡架構，而這是迄今該公司在量產芯片中采用的最先進片上網絡 （on-chip network）架構。然而，將目光拉回環(huán)狀拓樸，Peh表示，這種架構不過是暫時性的方案罷了，Peh聲稱他最新的研究顯示，在開發(fā)16核心什至更高端處理器時，像英特爾、IBM、ARM、飛思卡爾、三星等多核處理器制造商，都不得不開始采用芯片上網狀網絡架構和整合式路由器。

今天，幾乎所有的多核處理器都使用傳統(tǒng)總線架構，這種架構必須在核心上布建總線，以便與其他核和存儲器連接，但Peh表示，這種總線架構將在四核處理器終結，部份芯片制造商已經往雙總線架構轉移，而英特爾的Xeon E5-2600也開始采用環(huán)狀網絡拓樸。而在16核和未來更先進的處理器中，所有的制造商都將開始采用片上網際網絡（Internet-on-a-chip）拓樸架構。

Peh將在今年六月的Design Automation Conference中展示他與MIT教授Anantha Chandrakasan和博士生Sunghyun Park合作進行的研究成果。他們展示的芯片顯示了使用僅300mV電壓波動時，采用片上網際網絡拓樸進行封包交換的能源消耗少于38%。