21ic訊 Achronix半導(dǎo)體公司出席了在北京亦莊舉行的“2018北京微電子國(guó)際研討會(huì)暨IC WORLD大會(huì)(世界集成電路大會(huì))”，公司亞太區(qū)總經(jīng)理羅煒亮(Eric Law)出席了大會(huì)的人工智能(AI)與半導(dǎo)體專(zhuān)場(chǎng)，并介紹了Achronix的Speedcore嵌入式FPGA(Speedcore eFPGA)在人工智能芯片設(shè)計(jì)中的諸多優(yōu)勢(shì)和廣泛應(yīng)用。

Achronix亞太區(qū)總經(jīng)理羅煒亮在世界微電子大會(huì)人工智能專(zhuān)場(chǎng)上演講

2018北京微電子國(guó)際研討會(huì)的指導(dǎo)單位包括工業(yè)和信息化部、科學(xué)和技術(shù)部以及北京市人民政府;主辦單位包括北京市經(jīng)濟(jì)和信息化委員會(huì)、以及國(guó)家集成電路產(chǎn)業(yè)投資基金股份有限公司;承辦單位包括北京經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)管理委員會(huì)、北京半導(dǎo)體行業(yè)協(xié)會(huì)、國(guó)際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)(SEMI)、華美半導(dǎo)體協(xié)會(huì)(CASPA)、中芯北方集成電路制造(北京)有限公司和北方集成電路技術(shù)創(chuàng)新中心(北京)有限公司。

Achronix公司今年首次參加了北京微電子國(guó)際研討會(huì)，并在大會(huì)的人工智能與半導(dǎo)體專(zhuān)場(chǎng)上，就Speedcore eFPGA在人工智能中的應(yīng)用發(fā)表了演講。羅煒亮表示：人工智能正在重塑世界的運(yùn)行方式，為商業(yè)和工業(yè)系統(tǒng)開(kāi)啟了無(wú)數(shù)的機(jī)會(huì)。人工智能應(yīng)用遍及多個(gè)市場(chǎng)，如自動(dòng)駕駛、醫(yī)療診斷、家用電器、工業(yè)自動(dòng)化、自適應(yīng)網(wǎng)站和財(cái)務(wù)分析等等，甚至將這些系統(tǒng)連接在一起的通信基礎(chǔ)設(shè)施也正朝著自動(dòng)化自我修復(fù)和優(yōu)化方向發(fā)展。這些新的架構(gòu)將執(zhí)行諸多功能，例如負(fù)載平衡以及基于由經(jīng)驗(yàn)得出的預(yù)測(cè)來(lái)分配諸如無(wú)線(xiàn)信道和網(wǎng)絡(luò)端口等資源。

針對(duì)人工智能應(yīng)用，F(xiàn)PGA提供了一種方法來(lái)實(shí)現(xiàn)自定義處理器和內(nèi)存管理技術(shù)的優(yōu)點(diǎn)，而不需要將實(shí)現(xiàn)鎖定到一個(gè)特定的、不變的硬件結(jié)構(gòu)上。現(xiàn)在，諸如Achronix的Speedster等許多FPGA架構(gòu)提供了完全可自定義的邏輯和數(shù)字信號(hào)處理(DSP)引擎的混合結(jié)構(gòu)，它們可支持固定和浮點(diǎn)運(yùn)算。在許多情況下，DSP引擎可采用由8位或16位單元來(lái)組成一種構(gòu)建模塊，這種方法可以將它們組合起來(lái)以支持更高精度的數(shù)據(jù)類(lèi)型。通過(guò)用邏輯陣列中的查找表(LUT)中來(lái)實(shí)現(xiàn)相關(guān)邏輯也能夠適用于低精度。

嵌入式可編程邏輯通過(guò)消除對(duì)面積大、功耗高的I / O電路的需求，來(lái)縮減了芯片的總面積

而諸如Achronix的Speedcore這樣可集成在芯片上的嵌入式FPGA硅知識(shí)產(chǎn)權(quán)(IP)模塊，在人工智能以及其他加速應(yīng)用中，還通過(guò)以下方式節(jié)省了大量的硅片占用面積：消除一款獨(dú)立FPGA芯片上占用很大面積和功耗很高的輸入/輸出單元(I / O);將固定的功能轉(zhuǎn)移至更高效的專(zhuān)用集成電路(ASIC)模塊; 將重復(fù)功能轉(zhuǎn)換為Speedcore自定義模塊，從而實(shí)現(xiàn)進(jìn)一步更加高效的處理并縮減面積和功耗。

通過(guò)參加此次世界集成電路大會(huì)的人工智能專(zhuān)場(chǎng)，Achronix正和其他產(chǎn)業(yè)生態(tài)中的伙伴一起，加速中國(guó)高端FPGA芯片和帶有eFPGA的先進(jìn)系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)，從而在包括5G、先進(jìn)數(shù)據(jù)中心、智能網(wǎng)聯(lián)汽車(chē)、數(shù)字醫(yī)療、邊緣計(jì)算和超級(jí)計(jì)算等等諸多領(lǐng)域內(nèi)為國(guó)內(nèi)廠商去實(shí)現(xiàn)世界級(jí)的創(chuàng)新提供先進(jìn)的芯片和解決方案。

通過(guò)使用Speedcore自定義模塊可縮減41%的芯片占用面積

本屆世界集成電路大會(huì)以“技術(shù)創(chuàng)新引領(lǐng)，產(chǎn)業(yè)鏈協(xié)同發(fā)展”為主題，首次在已舉辦19屆的北京微電子國(guó)際研討會(huì)之外增設(shè)了產(chǎn)業(yè)博覽會(huì)，200多家集成電路產(chǎn)業(yè)上下游企業(yè)參展。大會(huì)以推動(dòng)京津冀為核心的集成電路縱向整合及產(chǎn)學(xué)研協(xié)同創(chuàng)新為目標(biāo)，致力于提升北京集成電路產(chǎn)業(yè)的影響力與吸引力，助力北京全國(guó)科技創(chuàng)新中心建設(shè)，搭建了多層級(jí)的溝通平臺(tái)。

Achronix已推出題為《AI應(yīng)用的理想解決方案 — Speedcore eFPGA》白皮書(shū)，不久將在Achronix微信公眾號(hào)上連載，歡迎大家關(guān)注。