我現(xiàn)在得出了一個(gè)結(jié)論，我們中的絕大多數(shù)人對(duì)未來科技走向毫無頭緒。我們只是忙著推動(dòng)科技進(jìn)步，甚至連方向是否正確都不清楚。豐富的旅行經(jīng)驗(yàn)告訴我們一個(gè)常識(shí)，長途旅行必須理清兩個(gè)問題：

1. 我現(xiàn)在哪兒？
2. 我要去哪兒？

科技領(lǐng)域同理，我們需要弄清楚自己是不是正朝著正確的方向前進(jìn)。所以我請(qǐng)TI的一些高級(jí)技術(shù)人員思索2020年IC科技尖端的水平會(huì)發(fā)展到何種程度。你也許會(huì)說我們得有十倍于雙2.0的視力才能看清2020年的情況。

下面是我對(duì)這一主題的初步感想。

處理單元(Processing Element, PE)將變成單時(shí)鐘域。多年來我們相信摩爾定律將帶來越來越快的時(shí)鐘頻率?，F(xiàn)在終于發(fā)現(xiàn)時(shí)鐘頻率并非我們的朋友。事實(shí)上，我們?cè)缭?5年前就該意識(shí)到這個(gè)問題。不過隨著技術(shù)的進(jìn)步，處理單元將變得足以讓CPU在一個(gè)時(shí)鐘周期內(nèi)完成所有與資源的通信。

系統(tǒng)將由多個(gè)處理單元構(gòu)成。嵌入式系統(tǒng)由很多異構(gòu)處理單元構(gòu)成，每個(gè)處理單元都是一個(gè)“單時(shí)鐘域”處理器。處理單元的布局將類似現(xiàn)在的FPGA。
我們將發(fā)揮三維空間的優(yōu)勢。通過堆疊封裝技術(shù)進(jìn)行整合將會(huì)像片上系統(tǒng)一樣平常。
開發(fā)者都將用高級(jí)語言編程。開發(fā)環(huán)境可以掌控系統(tǒng)的所有資源，包括微處理器、DSP、加速器、外設(shè)、模擬信號(hào)處理器、模擬外設(shè)、RF無線射頻等等。

IC設(shè)計(jì)將由更小的團(tuán)隊(duì)（5-10名設(shè)計(jì)師）完成，硬件設(shè)計(jì)及所需時(shí)間更短（6-12個(gè)月）。復(fù)用（Reuse）將會(huì)成為常態(tài)。我來解釋一下復(fù)用的兩種定義：

1. 我的設(shè)計(jì)工作完成的很出色，其他人以后都用它。

2. 我沒時(shí)間重復(fù)設(shè)計(jì)，所以需要找到足夠相近的設(shè)計(jì)以保證按時(shí)完成任務(wù)。

不幸的是現(xiàn)在第一種定義更為常用。小設(shè)計(jì)團(tuán)隊(duì)加上更緊張的時(shí)間限制迫使我們采用第二種定義，現(xiàn)在已經(jīng)有公司這么做了。

大部分創(chuàng)新將在硬件基礎(chǔ)之上的軟件內(nèi)完成。

硬件將成為創(chuàng)新設(shè)計(jì)人員實(shí)現(xiàn)構(gòu)想的平臺(tái)的組成部分。

這是我對(duì)2020年的初步看法，雖然預(yù)測未來主要依靠想象力。不過dsp顯示出一些強(qiáng)烈的趨勢，我認(rèn)為未來幾年的發(fā)展是可預(yù)測的。

2009年：多核已經(jīng)上市。隨著片上系統(tǒng)體系結(jié)構(gòu)越來越多地被采用，單核CPU設(shè)備將越來越少。

2012年：片上網(wǎng)絡(luò)（Network-on-Chip,NoC）到來。片上網(wǎng)絡(luò)是一種高性能設(shè)備，通過分組點(diǎn)對(duì)點(diǎn)異步高速通信通道連接處理單元。

2010-2015年：組件式軟件。一個(gè)設(shè)備上的內(nèi)核數(shù)量仍然有限，“組件開發(fā)者”開發(fā)單獨(dú)的軟件組件用于單個(gè)計(jì)算集群單元，然后再組裝為一個(gè)多核系統(tǒng)?；谠撛瓌t的開發(fā)工具提升了穩(wěn)定性，因?yàn)檐浖ㄐ朋w系結(jié)構(gòu)（SCA，用于SDR，軟件定義無線電驅(qū)動(dòng)了硬件通過中間件實(shí)現(xiàn)虛擬化。

2015-2020 年：單程序多數(shù)據(jù)(Single program multiple data, SPMD)。內(nèi)核數(shù)量達(dá)到32個(gè)以后，組件式方法將逐漸失效，繼而轉(zhuǎn)向高性能計(jì)算(high-performance computing , HPC)中所采用的SPMD。嵌入式軟件社區(qū)負(fù)責(zé)開發(fā)SPMD方式，讓程序在編譯后同時(shí)運(yùn)行于多個(gè)內(nèi)核。最初需要通信流（communication flow）的明確解釋，現(xiàn)在選派（pragmas）被引入激發(fā)算法的天然的并行優(yōu)勢，以深挖多核設(shè)備的潛能。

2015：FPGA的終結(jié)。這將是可編程性發(fā)展史的里程碑。相比組成FPGA的ALU/LUT分布式結(jié)構(gòu)，小型多核CPU在顯著降低功耗的同時(shí)，為復(fù)雜算法和通信模式提供了更豐富的映射選項(xiàng)。

2020：CPU消失。功能在多CPU上的分散處理急劇簡化了每個(gè)CPU的硅成本，而基于硬件的操作系統(tǒng)支持可以高效管理片上網(wǎng)絡(luò)傳輸。程序員無需留意CPU間通信，可以在不知曉具體有哪些獨(dú)立執(zhí)行單元參與的情況下進(jìn)行開發(fā)、debug。編程更關(guān)注總體數(shù)據(jù)流而不是獨(dú)立的部分。

2020年的產(chǎn)品品種和2009年相比不會(huì)有太大變化。2020年，嵌入式DSP仍將是各種CPU和加速器的多樣化組合。即便程序員在編程時(shí)不再留意各設(shè)備的差異，有些設(shè)備在執(zhí)行特定任務(wù)時(shí)表現(xiàn)更好這一現(xiàn)象未來不會(huì)改變。

因?yàn)槠舷到y(tǒng)的價(jià)值很大程度上建立在外圍設(shè)備的悉心挑選之上，CPU和DSP制造商的差異體現(xiàn)在各種IP模塊組合與連接方式。最后，開發(fā)工具品質(zhì)和應(yīng)用軟件支持將決定誰能成為第一流廠商.