法國CEA-LETI公司、法國薩瓦大學（Universite de Savoie）及意法半導體（STMicroelectronics）共同分析了在帶有65nm工藝CMOS電路的硅晶圓上形成TSV（硅貫通孔）時，TSV對CMOS電路特性的影響（演講編號：35.1）。以利用單一MOSFET以及101個逆變器電路構成的環(huán)形振蕩器電路為對象，調查了形成TSV時所帶來的熱機械性（Thermo-Mechanical）影響和電氣性影響。此為首次在實驗水平上查明了TSV與MOSFET間的電氣性耦合（電容耦合）作用。

在集成有CMOS電路的Si晶圓上形成TSV時，有兩點可能會對CMOS電路的特性造成影響。（1）在以形成TSV為目的的硅晶圓薄化及退火處理，以及將膨脹系數(shù)與硅不同的銅填入貫通孔的工序中，MOSFET受到某種熱機械性應力，（2）TSV與MOSFET之間發(fā)生某種電氣性耦合。此次研究小組利用將形成有65nm工藝CMOS電路的硅晶圓基板減薄至15μm，并在該基板上以1萬個/mm2的密度形成寬4μm、深15μm的TSV的器件，調查了上述兩項影響。

結果表明，上述（1）方面雖然會使pMOS的載流子遷移率發(fā)生最大5％左右的變化，但通過TSV與MOSFET之間保持3μm以上的距離，便可避免這一影響。研究小組表示，只要確保這一距離，環(huán)形振蕩器電路的特性就不會受到影響。

而在（2）方面，將TSV與MOSFET的距離設定為5μm時，兩者間的電容耦合使nMOS的導通電流以尖峰脈沖狀發(fā)生了1％的變化。這一結果與模擬值充分吻合。不過，該電容耦合也未給環(huán)形振蕩器電路的特性造成影響。（記者：大下 淳一）


形成了利用TSV的三維層疊構造（點擊放大）

電容耦合對MOSFET特性的影響（點擊放大）