FPGA/CPLD設(shè)計(jì)思想與技巧
基于MCU和DSP的步進(jìn)電機(jī)控制技術(shù)
基于嵌入式Internet技術(shù)構(gòu)建的電網(wǎng)遠(yuǎn)程監(jiān)測(cè)系統(tǒng)的實(shí)現(xiàn)方案
基于ARM和uClinux的家庭網(wǎng)關(guān)系統(tǒng)
基于S3C2410的傳感器網(wǎng)絡(luò)數(shù)據(jù)采集系統(tǒng)
基于嵌入式的車(chē)輛偏離預(yù)警系統(tǒng)研究
基于DSP的1553B總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計(jì)
摘要:本設(shè)計(jì)采用89C51 單片機(jī)最小系統(tǒng)作為核心控制器件,由直流電動(dòng)機(jī)作為液體點(diǎn)滴速度的控制執(zhí)行器件,進(jìn)行液體點(diǎn)滴滴速的控制。選擇合適的傳感器,準(zhǔn)確地檢測(cè)出模擬信號(hào)是實(shí)現(xiàn)本次設(shè)計(jì)的關(guān)鍵所在,本設(shè)計(jì)中使用
RS485總線可靠性提高方法及故障處理
基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)
基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)
1 AduC812的通用數(shù)據(jù)端口 AduC812是一種新型的高度集成的高精度12位數(shù)據(jù)采集系統(tǒng)。在其片內(nèi),不僅包含了可重新編程的非易失性閃速/電擦除程序存儲(chǔ)器的高性能8位(與8051兼容)MCU,還包含了高性能的自校準(zhǔn)多通道
為了解決混合信號(hào)控制器MSP430在實(shí)際應(yīng)用中常遇到的因偶發(fā)復(fù)位失效而造成整個(gè)電路系統(tǒng)死機(jī)的問(wèn)題,對(duì)MSP430系列單片機(jī)的復(fù)位機(jī)制進(jìn)行了深入淺出的分析,提出了對(duì)MSP430單片機(jī)不同系列采用不同復(fù)位電路的設(shè)計(jì)方法,并詳細(xì)介紹了具體的原理圖、元件及參數(shù)。經(jīng)過(guò)實(shí)踐證明,通過(guò)對(duì)MSP430復(fù)位電路的深入分析和詳細(xì)設(shè)計(jì),有效地解決了其在應(yīng)用時(shí)出現(xiàn)的偶發(fā)復(fù)位失效的問(wèn)題,大大降低了系統(tǒng)死機(jī)的幾率,提高了系統(tǒng)的可靠性。
基于閃爍存儲(chǔ)器的DSP并行引導(dǎo)裝載方法