智能變電站的二次系統(tǒng)通常包含電子式互感器、合并單元、交換機(jī)、保護(hù)測控等設(shè)備。這些裝置必須基于統(tǒng)一的時(shí)間基準(zhǔn)運(yùn)行，這對智能變電站的時(shí)鐘同步系統(tǒng)提出嚴(yán)格的要求。智能變電站微秒級的對時(shí)系統(tǒng)究竟是如何實(shí)現(xiàn)的呢?

時(shí)間是基本物理量，那么時(shí)間也就會有精度的問題，不同時(shí)間源有著不同的精度。如Apple Watch與iPhone配合使用，同UTC時(shí)間誤差不超過50ms。50ms誤差對于人類的感知可以忽略，可是如果用在智能變電站中就顯得不盡人意了。

智能變電站的二次系統(tǒng)通常包含電子式互感器、合并單元、交換機(jī)、保護(hù)測控等設(shè)備。這些裝置必須基于統(tǒng)一的時(shí)間基準(zhǔn)運(yùn)行，方能滿足事件順序記錄(SOE)、故障錄波、實(shí)時(shí)數(shù)據(jù)采集時(shí)間一致性的要求，確保線路故障測距、相量和攻角動態(tài)監(jiān)測、機(jī)組和電網(wǎng)參數(shù)校驗(yàn)的準(zhǔn)確性。這些要求對智能變電站的時(shí)鐘同步系統(tǒng)提出嚴(yán)格的要求。

IEC61850標(biāo)準(zhǔn)將變電站分為站空層、間隔層和過程層，對時(shí)間同步精度的要求，各層設(shè)備是不同的。間隔層設(shè)備需要到達(dá)ms精度;而過程層設(shè)備，由于主要傳輸采樣值、跳閘信息，需要達(dá)到μs的同步精度。智能變電站的測試設(shè)備DT6000系列(DT6000、DT6000E和DT6000S)的對時(shí)精度可達(dá)μs的同步精度，完全滿足變電站各層的設(shè)備的對時(shí)精度。

DT6000系列的對時(shí)系統(tǒng)

圖 1.1 DT6000系列的對時(shí)

DT6000系列的對時(shí)支持IRIG-B、PPS和IEEE1588三種對時(shí)，如圖 1.1所示。三種協(xié)議全部采用FPGA硬解碼，解碼之后轉(zhuǎn)換為UTC時(shí)標(biāo)，提供時(shí)間給SMV、GOOSE等其他協(xié)議，如SMV和GOOSE的接收的時(shí)標(biāo)為硬時(shí)標(biāo)，由FPGA進(jìn)行打時(shí)標(biāo)，將時(shí)間信息插入報(bào)文中，實(shí)時(shí)保存報(bào)文信息和時(shí)間。在對時(shí)的同時(shí)，F(xiàn)PGA還進(jìn)行了校時(shí)，即將本地晶振引起的誤差(μs級)進(jìn)行校正，動態(tài)調(diào)整均勻調(diào)節(jié)誤差值。

1.1.1對時(shí)

1.PPS對時(shí)

檢測PPS正常與否，有兩個(gè)重要的判別依據(jù)：

(1)相鄰脈沖上升沿的時(shí)間間隔為1s。當(dāng)相鄰脈沖上升沿的間隔時(shí)間與理想間隔時(shí)間(1s)相差大于10μs時(shí)，則判定輸入異常。

(2)脈沖寬度大于10μs，間隔大于500ms。當(dāng)測量到的脈沖寬度小于10μs，或者測量到的脈沖間隔小于500ms時(shí)，則認(rèn)為輸入異常。

DT6000系列根據(jù)上述兩個(gè)判別依據(jù)并將輸入的信號進(jìn)行了過濾，去除毛刺信號。如圖 1.2所示為DT6000E經(jīng)過PPS對時(shí)之后，SMV采樣計(jì)數(shù)器在整秒清零。

圖 1.2 整秒SMV采樣計(jì)數(shù)器清零

2.IRIG-B對時(shí)

IRIG-B碼的幀周期是1s，包含100個(gè)碼元，每個(gè)碼元周期為10 ms，即IRIG-B碼的碼元速率為100pps。IRIG-B碼有3種碼元，二進(jìn)制“0”、“1”和位置識別標(biāo)志Px，脈寬分別為2ms、5ms和8ms。脈沖信號如圖1.3所示。

圖1.3 IRIG-B碼元圖

連續(xù)2個(gè)“P”碼元表示整秒的開始，第2個(gè)“P”碼元的脈沖前沿是“準(zhǔn)時(shí)”參考點(diǎn)，定義其為“Pr”，后面攜帶當(dāng)前的時(shí)間和時(shí)間控制相關(guān)的信息。IRIG-B的整秒“準(zhǔn)時(shí)”參考點(diǎn)，SMV的采樣計(jì)數(shù)器的需要清零，這點(diǎn)和PPS是一樣的，如圖 1.2所示。

如圖 1.4所示為DT6000E的IRIG-B對時(shí)。

圖 1.4 IRIG-B對時(shí)

3.IEEE1588對時(shí)

IEEE1588報(bào)文的解碼和打時(shí)標(biāo)都是在FPGA中進(jìn)行的，工作在Slave模式。打時(shí)標(biāo)是指在同步報(bào)文進(jìn)入或者離開協(xié)議棧的時(shí)候，用本地時(shí)鐘信息標(biāo)記同步報(bào)文的過程。時(shí)間戳的獲取方式直接影響時(shí)鐘同步的精度，獲取時(shí)間戳的地點(diǎn)約接近物理層，越能很好的避開報(bào)文在協(xié)議棧中的延時(shí)抖動，所能夠達(dá)到的同步精度也就越高。在FPGA中進(jìn)行報(bào)文解碼和打時(shí)標(biāo)為在MII層打時(shí)標(biāo)，為硬件打時(shí)標(biāo)，精度最高。

如圖 1.5所示為DT6000E的IEEE 1588對時(shí)。

圖 1.5 IEEE 1588對時(shí)

1.1.2校時(shí)

DT6000系列在對時(shí)的同時(shí)會進(jìn)行校時(shí)，校正本地晶振的誤差值。圖 1.6為校時(shí)調(diào)整的一個(gè)實(shí)例說明圖，由圖中可以看出第一次粗略調(diào)節(jié)值為+99，第二次精確調(diào)節(jié)為正向，此時(shí)的Value=+99+9=+108，第三次精確調(diào)節(jié)為反向，此時(shí)的Value=+108-2=+106，在獲取Value值的同時(shí)計(jì)數(shù)器也在一直均勻的調(diào)節(jié)。

圖 1.6 校時(shí)實(shí)例說明圖

校時(shí)電路(FPGA)工作在100MHz主頻下，經(jīng)過實(shí)際測量，校正穩(wěn)定之后，溫度變化不大的環(huán)境下，其精度誤差不超過20個(gè)周期(10ns)，經(jīng)過校時(shí)之后，對時(shí)精度從μs級可變?yōu)?00ns級。并且采用校時(shí)電路之后，在移除校時(shí)設(shè)備之后都能長時(shí)間保持本地的時(shí)間的高準(zhǔn)確度。

1.1.3授時(shí)

DT6000系列支持IRIG-B碼和PPS的授時(shí)，DT6000S有兩個(gè)光串口，因此支持兩個(gè)光串口同時(shí)授時(shí)。如圖 1.7所示為DT6000E的IRIG-B碼授時(shí)界面，PPS的授時(shí)等同。

圖 1.7 IRIG-B碼授時(shí)