5月2日，在本周的季度收益電話(huà)會(huì)議上，臺(tái)積電CEO 兼副董事長(zhǎng)κ哲家披¶，預(yù)計(jì)其大部分7nm工藝客戶(hù)將轉(zhuǎn)型至6nm工藝節(jié)點(diǎn)，6nm節(jié)點(diǎn)使用率和產(chǎn)能都會(huì)迅速擴(kuò)大，卻引發(fā)了很多網(wǎng)友“數(shù)字游戲”的質(zhì)疑。盡管我們不能否認(rèn)臺(tái)積電在半導(dǎo)體制程工藝上的飛速進(jìn)步，但是業(yè)界不乏一些質(zhì)疑的聲音。

根據(jù)此前的報(bào)道，臺(tái)積電于4月16日宣布推出6nm(N6)制程技術(shù)，并預(yù)計(jì)2020年第1季度進(jìn)入試產(chǎn)。

臺(tái)積電表示，6nm制程技術(shù)將大幅強(qiáng)化目前領(lǐng)先業(yè)界的7nm技術(shù)，協(xié)助客戶(hù)在能耗與成本間取得高度競(jìng)爭(zhēng)力優(yōu)勢(shì)，同時(shí)6nm工藝還沿用了7nm技術(shù)設(shè)計(jì)，從而加速了客戶(hù)相關(guān)產(chǎn)品的推出。

據(jù)了解，臺(tái)積電的6nm制程將使用極紫外光(EUV)光刻技術(shù)，因此相比第二代7nm(N7+)制程又增加了一個(gè)極紫外光刻層，相比N7技術(shù)可將晶體管密度提升18%，而且設(shè)計(jì)規(guī)則完全兼容N7，便于升級(jí)遷移，降低成本，相比之下第二代7nm工藝則是另一套設(shè)計(jì)規(guī)則。

如此一來(lái)，臺(tái)積電的第二代7nm工藝就比較尷尬了，雖然下一代蘋(píng)果A系列處理器和華為麒麟將會(huì)使用該節(jié)點(diǎn)，但按照κ哲家的說(shuō)法，可能其他使用第一代7nm工藝的老客戶(hù)會(huì)選擇跳過(guò)N7+節(jié)點(diǎn)，直接升級(jí)到6nm工藝。

值得一提的是，臺(tái)積電的6nm明年才會(huì)試產(chǎn)，而號(hào)稱(chēng)相比于第一代7nm晶體管密度提升45%，可帶來(lái)15%的性能提升或20%功耗下降的臺(tái)積電5nm工藝已經(jīng)順利進(jìn)入試產(chǎn)階段，所以預(yù)計(jì)蘋(píng)果和華為將會(huì)跳過(guò)6nm，直接選擇更為強(qiáng)悍的5nm工藝。

臺(tái)積電的進(jìn)步有目共睹。