自 2010 年完成 PCI Express 3.0 標(biāo)準(zhǔn)的制定工作之后，PCI 特別興趣小組(PCI-SIG)又在 2017 年底發(fā)布了 PCIe 4.0 標(biāo)準(zhǔn)，將 PCIe 3.0 的帶寬翻了一倍。然而 PCIe 4.0 發(fā)布才不到兩年，該小組又決定加速推進(jìn) PCIe 5.0 的制定工作了。最新消息是，PCI-SIG 剛剛完成了 PCIe 5.0 規(guī)范制定工作。

盡管 PCIe 4.0 才剛剛在消費(fèi)級主板(AMD 銳龍 3000 處理器 / X570 芯片組)上出現(xiàn)，但 PCIe 5.0 卻在短短兩年時(shí)間內(nèi)，將 PCI Express 的硬件理論帶寬又一次翻倍。

作為 PCIe 4.0 標(biāo)準(zhǔn)的簡單擴(kuò)展，PCIe 5.0 已能夠?qū)崿F(xiàn) 64GB/s 的數(shù)據(jù)傳輸(x16 插槽)。即便是最小細(xì)分規(guī)格的 PCIe 5.0 x1 接口，也能夠?qū)崿F(xiàn) 4GB/s 的傳輸速率。

對于設(shè)備制造商來說，PCIe 5.0 的更高傳輸速率，使得它們能夠以更少的通道來滿足實(shí)際的使用需求，為未來設(shè)計(jì)帶來更簡單的平衡。

例如，以太網(wǎng)(Ethernet)和固態(tài)硬盤(SSD)等較慢的硬件，可以通過更少的 PCIe 通道來實(shí)現(xiàn)。此外 PCIe 5.0 的物理層，能夠成為將來實(shí)現(xiàn)其它互聯(lián)的基石。

值得一提的是，英特爾即將推出的 Compute eXpress Link(CXL)高速緩存一致性互聯(lián)架構(gòu)，也將基于 PCIe 5.0 打造。

當(dāng)然，鑒于 PCIe 4.0 從標(biāo)準(zhǔn)制定完成到消費(fèi)級產(chǎn)品的面世，中間都隔了差不多 2 年時(shí)間。想要讓信號復(fù)雜度更高的 PCIe 5.0 走入尋常百姓家，顯然可能需要更多的時(shí)間。

即便 PCIe 5.0 能夠快速完成開發(fā)周轉(zhuǎn)，我們也不大可能在 2021 年前接觸到相關(guān)產(chǎn)品。

最后，PCI-SIG 將于 6 月 18 日舉辦年度開發(fā)者大會(huì)，屆時(shí)我們有望獲悉更多有關(guān) PCIe 5.0 的安排。