雷達(dá)信號(hào)模擬器是模擬技術(shù)與雷達(dá)技術(shù)相結(jié)合的產(chǎn)物。它通過模擬的方法產(chǎn)生雷達(dá)回波信號(hào)，以便在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試。隨著數(shù)字技術(shù)的進(jìn)步，高速、超大規(guī)模集成電路的使用，雷達(dá)信號(hào)模擬系統(tǒng)正朝著靈活、通用的方向發(fā)展。筆者設(shè)計(jì)了一種基于PC+ARM+DSP+DDS體系結(jié)構(gòu)的能家長雷達(dá)中頻信號(hào)模擬器，介紹了該系統(tǒng)的硬件設(shè)計(jì)，并以模擬相參數(shù)脈沖雷達(dá)動(dòng)目標(biāo)信號(hào)為例，介紹了本系統(tǒng)的應(yīng)用。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

現(xiàn)代雷達(dá)信號(hào)模擬的設(shè)計(jì)偏重于運(yùn)用數(shù)字化方式實(shí)現(xiàn)，隨著實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的發(fā)展，PC+DSP+D/A的體系結(jié)構(gòu)成了雷達(dá)模擬器實(shí)現(xiàn)的主要方式。直接數(shù)字頻率合成技術(shù)（DDS）以其在頻率捷變速度、相位連續(xù)性、相對帶寬、高分辨率以及集成化等方面的優(yōu)異性能，成為現(xiàn)代頻率合成技術(shù)中的佼佼者，同時(shí)也為雷達(dá)中頻信號(hào)模擬的實(shí)現(xiàn)方式提供了新的選擇。

本設(shè)計(jì)采用PC+ARM+DSP+DDS的體系結(jié)構(gòu)。PCM機(jī)對目標(biāo)及環(huán)境進(jìn)行建模、運(yùn)算，生成雷達(dá)中頻信號(hào)仿真數(shù)據(jù)庫，DSP根據(jù)模擬的雷達(dá)實(shí)時(shí)狀態(tài)及目標(biāo)、環(huán)境的實(shí)時(shí)特性，進(jìn)行數(shù)據(jù)調(diào)度、運(yùn)算和處理，最后形成控制DDS所需的調(diào)幅、調(diào)相、調(diào)頻等控制字，通過DDS產(chǎn)生雷達(dá)中頻模擬信號(hào)。

由于對模擬器通用性的考慮，PC機(jī)與DSP間的通信，希望不僅能實(shí)時(shí)改變雷達(dá)模擬信號(hào)的參數(shù)，還可以適應(yīng)不同雷達(dá)體制和不同信號(hào)處理機(jī)的具體要求，方便加載新的程序。雖然通過PCI（或CPCI）能實(shí)現(xiàn)程序加載，并且傳輸速率快，但不能脫機(jī)工作，且插拔麻煩，不能用于筆記本調(diào)試。本設(shè)計(jì)采用ARM作為主控模塊，控制USB接口器件和DSP的主機(jī)口，完成程序的加載和參數(shù)的實(shí)時(shí)設(shè)置。

2 硬件電路的設(shè)計(jì)與實(shí)現(xiàn)

本系統(tǒng)主要包括以ARM為核心的主控模塊，以DSP為核心的實(shí)時(shí)數(shù)據(jù)處理模塊，以DDS為核心的信號(hào)生成模塊，以及包括USB、RS-232和鎖存器等的通信模塊和電源系統(tǒng)，其系統(tǒng)框圖如圖1所示。

2．1 主控模塊

系統(tǒng)主控模塊負(fù)責(zé)控制和協(xié)調(diào)各種工作。ARM采用Samsung公司生產(chǎn)的S3C44B0X微處理器，通過集成鎖相環(huán)倍頻系統(tǒng)主頻可達(dá)66MHz,最大外部存儲(chǔ)空間256MB,片上資源豐富,外圍控制能力強(qiáng),性價(jià)比高。由它控制USB模塊接收PC機(jī)計(jì)算生成的雷達(dá)模擬信號(hào)的數(shù)據(jù)及代碼，控制主機(jī)口加載DSP，控制UART實(shí)現(xiàn)工作狀態(tài)在PC機(jī)上的實(shí)時(shí)顯示。

2．2 實(shí)時(shí)數(shù)據(jù)處理模塊

實(shí)時(shí)數(shù)據(jù)處理模塊利用PC機(jī)生成的雷達(dá)信號(hào)模擬數(shù)據(jù)，根據(jù)設(shè)定的雷達(dá)工作狀態(tài)及目標(biāo)、環(huán)境的實(shí)時(shí)動(dòng)態(tài)計(jì)算DDS的控制字，控制三片DDS輸出雷達(dá)模擬信號(hào)。同時(shí)通過串口與信號(hào)處理機(jī)交換信息，通過鎖存器向處理板提供控衰減控制信號(hào)。

DSP采用TI公司C6000系列中的TMS320C6416，系統(tǒng)時(shí)鐘達(dá)600MHz，數(shù)據(jù)處理速率可達(dá)4800MIPS。提供32/16bit主機(jī)口，具有兩個(gè)獨(dú)立的外部存儲(chǔ)器接口，其中EMIFA支持64bit總線寬度。

2．3 信號(hào)生成模塊

DDS信號(hào)產(chǎn)生模塊采用三片ADI公司生產(chǎn)的AD9852ASQ，它們同時(shí)生成三路中頻信號(hào)。根據(jù)雷達(dá)體制和信號(hào)處理機(jī)要求不同，可分別對應(yīng)不同的信號(hào)，如雷達(dá)的目標(biāo)回波、雜波和發(fā)射信號(hào)，或外輻射源雷達(dá)的直達(dá)波、目標(biāo)回波和多徑信號(hào)，以及跟蹤雷達(dá)回波信號(hào)的和支路∑、俯仰左支路Δα以及方位差支路Δβ等。

AD9852最高工作頻率300MHz，可工作在單頻、FSK、Ramped FSK、Chirp、BPSK五種模式。具有豐富的寄存器組，通過設(shè)置相應(yīng)控制字可方便生成多種信號(hào)。

2．3．1 總線及時(shí)序控制設(shè)計(jì)

AD9852的頻率、相位和幅度控制字的設(shè)置和控制信號(hào)的產(chǎn)生由TMS320C6416完成，AD9852可以看作是異步存儲(chǔ)設(shè)備與TMS320C6416的EMIFA相連，EMIFA采用32bit總線。

AD9852采用并行輸入，總線寬度為8位，數(shù)據(jù)傳輸速率可達(dá)100MHz。為了提高控制DDS的速度，本系統(tǒng)采用了地址總線復(fù)用、數(shù)據(jù)總線、“分裂”的技術(shù)。即三片AD9852的6位地址線同時(shí)占用TMS320C6416地址總線A2～A7位，而它們的數(shù)據(jù)線分別占用TMS320C6416數(shù)據(jù)總線的D0～D7、D8～D15和D16～D23位。這樣可以由DSP對三片DDS的I/O緩沖寄存器同時(shí)進(jìn)行寫操作，提高了總線利用率，并保證了三片AD9852輸出信號(hào)的相位相參。TMS320C6416與AD9852接口示意圖如圖2所示。

三片AD9852的控制時(shí)序信號(hào)由EPLD產(chǎn)生。本設(shè)計(jì)采用ALTERRA公司生產(chǎn)的可編程邏輯器件EPM7128AETC100，對TMS320C6416的高位地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)編碼，產(chǎn)生三片AD9852全局復(fù)位、讀/寫使能、頻率或相位切換等控制信號(hào)。

寫入AD9852的數(shù)據(jù)先存入I/O緩存器，在I/O更新信號(hào)到來時(shí)寫入相應(yīng)的寄存器改變AD9852的工作狀態(tài)。本設(shè)計(jì)中，I/O更新信號(hào)既可以由DSP寫完控制字后產(chǎn)生，也可由EPLD將系統(tǒng)時(shí)鐘分頻定時(shí)產(chǎn)生，兩種方式的選擇以及分頻倍數(shù)的控制同樣由EPLD對TMS320C6416的信號(hào)編碼實(shí)現(xiàn)。

2．3．2 時(shí)鐘設(shè)計(jì)

DDS輸出的信號(hào)的頻譜特性在很大程度上取決于參考時(shí)鐘的頻譜特性，參考時(shí)鐘的一些主要特性如相位噪聲、時(shí)鐘抖動(dòng)以及頻率穩(wěn)定度都直接地反映在DDS的輸出信號(hào)上。DDS的時(shí)鐘電路能否設(shè)計(jì)達(dá)到高穩(wěn)定、低噪聲、精確同步直接影響本系統(tǒng)性能的優(yōu)劣。AD9852的參考時(shí)鐘可以采用單端輸入或差分輸入，由于差分信號(hào)可能有效抑制共模噪聲和電磁能量外泄，根據(jù)AD9852對峰峰值的要求(>400mV)，本設(shè)計(jì)采用差分LVPECL邏輯。

本模塊采用40MHz的晶振，經(jīng)緩沖器CY2305輸出三路同步時(shí)鐘，如圖3所示。其中一路接SH853501，將一路LVCMOS時(shí)鐘變成三路差分LVPECL時(shí)鐘后，分別傳送給三片AD9852，經(jīng)片上鎖相環(huán)倍頻形成DDS的系統(tǒng)時(shí)鐘；一路給時(shí)序控制模塊EPLD，將時(shí)鐘信號(hào)分頻后產(chǎn)生三片AD9852的I/O更新時(shí)鐘；另一路作為同步時(shí)鐘供給信號(hào)處理機(jī)。

2．4 通信模塊

雷達(dá)模擬器與CP機(jī)間采用USB通信協(xié)議，由S3C44B0X控制USB接口器件ISP1581實(shí)現(xiàn)。DSP可以通過控制EPLD給信號(hào)處理機(jī)發(fā)送目標(biāo)角度信息，也可以利用多通道緩沖串口向處理機(jī)傳送目標(biāo)信息。本系統(tǒng)提供了衰減控制接口，由DSP產(chǎn)生相應(yīng)的衰減控制字，傳給鎖存器SN75LVC574，控制處理機(jī)上的數(shù)控衰減器。

3 相參脈沖雷達(dá)動(dòng)目標(biāo)信號(hào)的模擬

本系統(tǒng)中的三片DDS以及控制刷新和工作時(shí)序的EPLD采用同一個(gè)時(shí)鐘源，并向信號(hào)處理機(jī)提供同步時(shí)鐘輸出，因此應(yīng)用本系統(tǒng)可設(shè)計(jì)中頻相參雷達(dá)信號(hào)的模擬。

本設(shè)計(jì)中，信號(hào)處理機(jī)利用信號(hào)模擬器輸出的同步時(shí)鐘，將其分頻生成觸發(fā)脈沖，送給模擬器DSP的外中斷源4，觸發(fā)脈沖的周期對應(yīng)雷達(dá)信號(hào)的PRT（脈沖重復(fù)周期）。EPLD分頻時(shí)鐘的周期對應(yīng)雷達(dá)脈沖信號(hào)的脈寬，該信號(hào)提供AD9852的I/O更新時(shí)鐘，同時(shí)接DSP的外中斷源5。使用兩路DDS。DDS1模擬動(dòng)目標(biāo)回波，DDS2模擬雜波信號(hào)。

在PC機(jī)上，根據(jù)要模擬的目標(biāo)及環(huán)境特性，通過建立相應(yīng)模型，計(jì)算生成目標(biāo)回波及雜波的幅度控制字存儲(chǔ)。DSP主程序首先將這些數(shù)據(jù)讀入SDRAM。在設(shè)計(jì)定的目標(biāo)角度范圍內(nèi)，每次接收到觸發(fā)信號(hào)，經(jīng)由目標(biāo)距離決定的延時(shí)，DSP中斷產(chǎn)生一個(gè)目標(biāo)回波信號(hào)。信號(hào)的頻率和相位包含目標(biāo)運(yùn)動(dòng)的多普勒頻率信息，幅值從SDRAM讀入；雜波采用DDS2連續(xù)輸出產(chǎn)生，每隔一個(gè)脈沖持續(xù)時(shí)間DSP進(jìn)入一次中斷，讀取SDRAM改變雜波的幅值。DSP主程序及中斷處理程序流程如圖4所示。

以上模擬過程采用的雷達(dá)信號(hào)為簡單矩形脈沖，脈寬等于DDS更新信號(hào)的周期。如果采用大脈寬，在脈寬內(nèi)每個(gè)DDS更新時(shí)鐘到來時(shí)，按照巴克碼或M序列改變信號(hào)的相位，可模擬相位編碼脈沖壓縮信號(hào)。當(dāng)AD9852工作在CHIRP模式下，通過設(shè)置頻率步進(jìn)步長和斜率計(jì)時(shí)（即變化的頻率在每個(gè)頻率點(diǎn)上停留的時(shí)間）控制字，可模擬線形調(diào)頻脈沖壓縮信號(hào)。在同一模式下，若在脈寬內(nèi)每個(gè)DDS更新時(shí)鐘到來時(shí)改變頻率步進(jìn)步長或斜率計(jì)時(shí)控制字，可模擬非線性一調(diào)頻脈沖壓縮信號(hào)，其原理如圖5所示。

本設(shè)計(jì)主要具有以下特點(diǎn)：

（1）利用AD9852的多種工作模式，可方便產(chǎn)生多種雷達(dá)信號(hào)，而且頻率捷變速度快，捷變時(shí)相位連續(xù)，頻率分辨率高達(dá)10-6Hz。
（2）通過TMS320C6416同時(shí)控制三片DDS，讀寫速度快，保證了實(shí)時(shí)性和輸出信號(hào)相位相參數(shù)。
（3）通過ARM控制USB模塊和DSP主機(jī)口，可實(shí)時(shí)修改信號(hào)參數(shù)和加載新的程序及數(shù)據(jù)。
（4）采用三路DDS，并提供同步時(shí)鐘輸出，為適應(yīng)不同體制雷達(dá)的要求提供了保證，更具通用性。

實(shí)驗(yàn)和應(yīng)用結(jié)果表明，該系統(tǒng)能夠模擬多種體制的雷達(dá)中頻信號(hào)，而且不同信號(hào)間切換方便，使用靈活。該系統(tǒng)為雷達(dá)中頻信號(hào)模擬提供了一個(gè)通用的硬件平臺(tái)。在此基礎(chǔ)上，通過豐富和完善軟件數(shù)據(jù)庫，可建成通用雷達(dá)中頻信號(hào)模擬系統(tǒng)。