目前利用專門dds芯片開發(fā)的信號(hào)源比較多，它們輸出頻率高、波形好、功能也較多，但它們的rom里一般都只存有一種波形（正弦波），加上一些外圍電路也能產(chǎn)生少數(shù)幾種波形，但速度受到很大的限制，因此使用不是很靈活。為了增加靈活性，可以采用fpga實(shí)現(xiàn)dds技術(shù)，把dds中的rom改用sram，sram作為一個(gè)波形抽樣數(shù)據(jù)的公共存儲(chǔ)器，只要改變存儲(chǔ)波形信息的數(shù)據(jù)，就可以靈活地實(shí)現(xiàn)任意波形發(fā)生器。

　　該系統(tǒng)主要由dds系統(tǒng)、數(shù)模轉(zhuǎn)換及輸出信號(hào)調(diào)理等部分組成，由單片機(jī)控制，外加鍵盤及顯示等人－機(jī)接口部分。dds系統(tǒng)是設(shè)計(jì)的關(guān)鍵，主要由相位累加模塊、地址｀總線控制模塊、數(shù)據(jù)總線控制模塊及波形數(shù)據(jù)存儲(chǔ)器sram等組成。其中，相位累加模塊、地址總線控制模塊和數(shù)據(jù)總線控制模塊都是在fpga上實(shí)現(xiàn)的。相位累加器是整個(gè)dds系統(tǒng)運(yùn)轉(zhuǎn)的關(guān)鍵，其設(shè)計(jì)的好壞直接影響到整個(gè)系統(tǒng)的功能，它實(shí)質(zhì)上是1個(gè)帶反饋的ⅳ位加法器，把輸出數(shù)據(jù)作為另一路輸入數(shù)據(jù)與送來的頻率控制字進(jìn)行連續(xù)相加，產(chǎn)生有規(guī)律的ⅳ位地址碼。設(shè)計(jì)中可采用流水線技術(shù)實(shí)現(xiàn)加法器。

　　在頻率更新時(shí)鐘上升沿時(shí)，頻率控制字κ鎖存于ⅳ位的頻率控制字寄存器內(nèi)。在參考時(shí)鐘的每一個(gè)時(shí)鐘脈沖到來時(shí)，控制字κ與相位累加器內(nèi)容進(jìn)行模2加，得到ⅳ位波形相位值。再將ⅳ位的相位碼截去低b位，用高胚位（m＝n-b）作為地址對(duì)sram尋址，輸出s位的波形幅度值，形成數(shù)字化的波形。數(shù)字化波形通過dac后，輸出模擬的階梯化波形，階梯波經(jīng)過低通濾波器平滑后，生成連續(xù)波形。

　　該系統(tǒng)同時(shí)還擴(kuò)展有sram波形存儲(chǔ)器和rom波形存儲(chǔ)器，分別用來存放所需波形抽樣數(shù)據(jù)和預(yù)置標(biāo)準(zhǔn)輸出波形抽樣數(shù)據(jù)。系統(tǒng)的原理框圖如圖所示。波形的抽樣數(shù)據(jù)存放在rom里，當(dāng)要產(chǎn)生某種波形時(shí)，輸入相應(yīng)的控制信息，系統(tǒng)將抽樣數(shù)據(jù)從rom里加載到sram里，以供fpga工作時(shí)尋址查表使用。當(dāng)所需波形不是標(biāo)準(zhǔn)波形時(shí)，可以通過在線編程產(chǎn)生所需波形的抽樣數(shù)據(jù)，直接將抽樣數(shù)據(jù)存人sram，以便頻率合成時(shí)使用，這樣就可以產(chǎn)生任意波形的信號(hào)。


　　用fpga設(shè)計(jì)dds電路比采用專用dds芯片更為靈活。因?yàn)橹灰淖僺ram中的數(shù)據(jù)，就可以產(chǎn)生任意波形，因而具有相當(dāng)大的靈活性。fpga芯片還支持在線升級(jí)，將dds設(shè)計(jì)嵌入到fpga芯片所構(gòu)成的系統(tǒng)中，并采用流水線技術(shù)，其系統(tǒng)成本并不會(huì)增加多少，而購(gòu)買專用芯片的價(jià)格則是前者的很多倍。因此，采用fpga來設(shè)計(jì)dds系統(tǒng)具有很高的性能價(jià)格比?！　g迎轉(zhuǎn)載，信息來自維庫電子市場(chǎng)網(wǎng)（）