英國arm公司　　引言
　　低功耗是嵌入式處理器的一個重要特性，它對終端設(shè)備的成本及體積大小具有顯著影響。在整個系統(tǒng)設(shè)計中，盡管處理器并不是功耗最多的部件，但是為了減少系統(tǒng)整體功耗，對處理器功耗的管理是很有必要的。
　　長久以來，嵌入式系統(tǒng)的低功耗特性主要通過廣泛應(yīng)用空閑和睡眠模式實現(xiàn)。現(xiàn)在，嵌入式系統(tǒng)需要處理更加精密復(fù)雜的工作，而且還要維持較高的性能水平。在新型應(yīng)用中，例如視頻和音頻的回放功能同樣需要相當長的運行時間，這樣，運行時間與空閑時間的比例顯著加大。而傳統(tǒng)的電源管理技術(shù)只是在空閑時間內(nèi)減低功耗十分有效，在運行時間內(nèi)卻無能為力。
　　此外，在效率方面，電源管理芯片廠商主要致力于電量傳送方面的管理。嵌入式處理器供應(yīng)商規(guī)范了輸入/輸出電量需求，電源半導(dǎo)體廠商競相開發(fā)可以高效率傳送電量的電源芯片?，F(xiàn)在電源管理芯片的效率已經(jīng)很高了，例如開關(guān)調(diào)節(jié)器運行效率已經(jīng)可以達到95%。但是在現(xiàn)今市場中，電源芯片廠商必須一方面繼續(xù)提高電源芯片效率，另一方面還要使芯片價格具有競爭優(yōu)勢。展望當今移動電話市場趨勢，可以證實傳統(tǒng)技術(shù)已不適合進一步提高該產(chǎn)業(yè)高速發(fā)展的效率。
　　在使用壽命方面，盡管現(xiàn)在電池技術(shù)有了很大的發(fā)展，使得電池的壽命延長，體積減小，但是新一代產(chǎn)品要求電源功率迅速增加，電池技術(shù)的發(fā)展并不能跟上新一代產(chǎn)品設(shè)計需求的步伐。這樣，在新產(chǎn)品設(shè)計中，傳統(tǒng)的電源管理技術(shù)也無法滿足終端用戶對電池壽命的要求。
　　工藝技術(shù)的發(fā)展為芯片電源功耗的減少起到一定的作用。如今，cmos工藝晶體管的靜態(tài)功耗已微不足道。但是為了獲得高速度和高集成度特性，芯片的工藝尺寸就要成幾何級數(shù)減小，這樣會使芯片的靜態(tài)(漏)功耗有所增加。例如，采用0.13mm工藝時，芯片的靜態(tài)功耗大約占總功率的15~20％。當工藝技術(shù)提高到100nm以下時，靜態(tài)功耗將成指數(shù)倍數(shù)增加，并將成為處理器芯片功耗的主要部分。
　　根據(jù)工作負載的不同，處理器運行在不同的性能水平上是協(xié)調(diào)高性能與低功耗的一個有效方法。例如，mpeg播放器的性能要比mp3播放器高出一個等級，那么處理器可以用較低的工作頻率運行mp3播放器，同時又可以保證mp3高品質(zhì)精確回放的性能。在時鐘頻率較低時，如果處理器的工作電壓也隨之降低，系統(tǒng)的功耗就會減小，從而節(jié)省了電源能量。
　　動態(tài)電壓比例(dvs)表明，cmos工藝處理器的最大工作頻率正比于供電電壓?；趯rm926ej-s處理器內(nèi)核(0.18mm工藝)的測試，可得出其頻率與電壓的關(guān)系，如圖1所示。從圖中可以看出在90mhz處，曲線有轉(zhuǎn)折，在此之前電壓基本保持不變。
　　對于一個cmos電路，有下面近似功率方程：
　　p = cvdd2fc+vddiq
其中：p：在供電電壓vdd下的功耗
cvdd2fc：動態(tài)功耗(c為電容值，fc為頻率值)，vddiq：靜態(tài)功耗(iq為漏電流)
　　很顯然，對于一個確定的負載(頻率)，芯片的動態(tài)功耗正比于供電電壓的平方值。
　　在降低處理器的時鐘頻率時，如果供電電壓也能隨之降低，就可以使電源功耗成平方關(guān)系減小，從而增加系統(tǒng)的運行時間。因為在每個充電周期內(nèi)，電池儲存的電量是有限的，所以這種電量保存技術(shù)是延長電池使用周期行之有效的方法。圖2表明，當頻率與電壓從最大值回溯時，功耗相應(yīng)降低。由于工作電壓降低到門限閥值電壓以下，芯片就不能工作。因此當電壓降到門限值時，無法通過降低工作頻率來減小功耗?？梢姡l率的調(diào)節(jié)是有范圍的，只有在這個范圍內(nèi)時，電壓的調(diào)節(jié)才能夠影響電源的功耗(本例大約在90~170mhz)。
　　壓頻協(xié)調(diào)控制
　　圖3為采用動態(tài)電壓比例控制技術(shù)(dvs)和傳統(tǒng)節(jié)能技術(shù)兩種方案時，系統(tǒng)的總功耗比較圖。顯而易見，動態(tài)電壓控制技術(shù)的應(yīng)用明顯降低了系統(tǒng)功耗。
　　處理器執(zhí)行任務(wù)往往運行太快，實際上并不需要這么高的性能水平。例如，如果需要在1s間隔內(nèi)播放完30幀的視頻數(shù)據(jù)，那么軟件在0.5s內(nèi)完成30幀數(shù)據(jù)解碼就毫無必要，在1s時限之前完成任務(wù)就是無效地消耗能量，增加了功耗。
　　智能軟件的重要特點是在降低處理器的性能指標的同時，還要能夠滿足軟件的最低時限要求。因此，該軟件必須包括“性能－設(shè)定”算法，以確定最優(yōu)運行工作點，并采用如dvs技術(shù)來實現(xiàn)。
　　高級電壓控制的必要性
　　現(xiàn)有的dvs系統(tǒng)采用開環(huán)控制技術(shù)。此時，cpu在特定的時鐘頻率和電壓下工作，考慮到溫度、電源供給、裝配等變化因素，因此必須留出一定的安全裕度。
　　嵌入式處理器要求在溫度大范圍變化和硅工藝變化時也能夠可靠工作。但是，處理器可靠運行的安全裕度的增加是以電源效率為代價的。當供電電壓為1.2v或者更低，安全裕度需要大大增加，以使它在溫度變化和硅晶片工藝變化時還能可靠運行。cmos工藝芯片隨著溫度的升高，工作速度變慢，即使在室溫的工作條件下，供電電壓的安全裕度也必須考慮溫度變化的影響。工藝變化包括沖模、晶片、晶塊及鑄造等變化，為了保證產(chǎn)品的高產(chǎn)出，工作保護頻帶要很寬，這對總功耗具有顯著