摘要：介紹了RBF神經(jīng)網(wǎng)絡(luò)，并采用CORDIC算法實現(xiàn)了其隱層非線性高斯函數(shù)的映射。同時，為縮減ROM表的存儲空間并提高查表效率，本設(shè)計還采用了基于STAM算法的非線性存儲。最后，以Altera公司開發(fā)的EDA工具QuarlusⅡ作
賽靈思與ARM宣布正式開展合作，在賽靈思FPGA中應(yīng)用ARM處理器與互聯(lián)技術(shù)。賽靈思公司目前已經(jīng)開始采用ARM Cortex處理器IP，利用性能優(yōu)化的ARM數(shù)字單元庫（cell library）和嵌入式存儲器，為未來的可編程平臺提供支持。
一個企業(yè)發(fā)展到一定階段，尋求更大的空間和市場就成為必然。怎樣在不丟失原有業(yè)務(wù)優(yōu)勢的情況下開拓新領(lǐng)域是需要一些明智的判斷和智慧的，而更高屋建瓴的企業(yè)則會讓自己所有的新舊業(yè)務(wù)成為一種有機的生態(tài)，形成內(nèi)在的
一、板框?qū)Ш疆斘覀冊O(shè)計了原理圖，生成了網(wǎng)表，下一步就要進行PCB設(shè)計。首先要畫一個邊框，我們可以借助板框?qū)Ш?，來畫邊框。?ldquo;File”下選擇“New”中的“Wizards”,在選取“P
賽靈思公司（Xilinx）今天宣布，其Zynq-7000 All Programmable SoC 系列的峰值處理性能提升至 1 GHz，同時還將采用更小的封裝尺寸以實現(xiàn)更高的系統(tǒng)性能和可編程系統(tǒng)集成度。上述增強功能可進一步提高眾多高端影像與圖
針對JPEG2000解碼系統(tǒng)中的核心處理模塊——離散小波逆變換(IDWT)，提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進行實時處理的要求，并且所設(shè)計的系統(tǒng)具有功耗低、成本低等優(yōu)點。
事件數(shù)據(jù)節(jié)點提供事件數(shù)據(jù)。默認的事件數(shù)據(jù)節(jié)點包括“類型”和“時間”兩個數(shù)據(jù)端子。若要改變數(shù)據(jù)端子類型，單擊數(shù)據(jù)節(jié)點中的端子，從下拉列表中選擇其他類型數(shù)據(jù)端子即可，如圖1所示。 圖1 事件數(shù)據(jù)節(jié)點 如果需要
本站介紹 歡迎投稿 隱私聲明 廣告業(yè)務(wù) 網(wǎng)站地圖 聯(lián)系我們 誠聘英才
21ic電子網(wǎng) 2000- 版權(quán)所有
