基于BM算法的BCH碼的譯碼硬件實(shí)現(xiàn)

摘要：BCH碼是一種理論上比較成熟的代數(shù)碼型，在電力通信系統(tǒng)，GSM標(biāo)準(zhǔn)的語(yǔ)音和數(shù)據(jù)業(yè)務(wù)，以及衛(wèi)星通信和數(shù)字廣播通信(DVB-S2)等多個(gè)領(lǐng)域均有著廣泛的應(yīng)用。基于冪次運(yùn)算，在線性反饋移位寄存器(LFSR)下實(shí)現(xiàn)了基于Be

PCB板電路中的數(shù)字地和模擬地設(shè)計(jì)

1 為什么要分?jǐn)?shù)字地和模擬地　　因?yàn)殡m然是相通的，但是距離長(zhǎng)了，就不一樣了。同一條導(dǎo)線，不同的點(diǎn)的電壓可能是不一樣的，特別是電流較大時(shí)。因?yàn)閷?dǎo)線存在著電阻，電流流過時(shí)就會(huì)產(chǎn)生壓降。另外，導(dǎo)線還有分布電感

FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路，產(chǎn)生的單脈沖脈寬和相位都不能與時(shí)鐘同步，只能用在要求不嚴(yán)格的場(chǎng)合。筆者目前從事的課題中需要一個(gè)與時(shí)鐘周期等寬，相位與時(shí)鐘周期相同的鍵

Cyclone V SoC FPGA硬核處理器系統(tǒng)簡(jiǎn)介

SoC FPGA使用寬帶互聯(lián)干線鏈接，在FPGA架構(gòu)中集成了基于ARM的硬核處理器系統(tǒng)（HPS），包括處理器、外設(shè)和存儲(chǔ)器接口。Cyclone V SoC FPGA在一個(gè)基于ARM的用戶可定制芯片系統(tǒng)（SoC）中集成了分立處理器、FPGA和數(shù)字信

Quartus II軟件8.1版本（Altera）

自動(dòng)門控制系統(tǒng)設(shè)計(jì)

引 言　　門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、

Wolfram 公司發(fā)布Mathematica 8簡(jiǎn)體中文版

21ic訊 Wolfram Research 今天宣布 Mathematica 8 簡(jiǎn)體中文版正式發(fā)布。 該版本是簡(jiǎn)體中文界面和強(qiáng)大的中文幫助系統(tǒng)與 Mathematica 核心功能的完美結(jié)合，并開創(chuàng)性地實(shí)現(xiàn)了利用自然語(yǔ)言操縱計(jì)算的概念。Mathematica 與

基于CPLD的VGA視頻顯示系統(tǒng)的設(shè)計(jì)

　　引言 　　顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來越重要的角色，因此，對(duì)其進(jìn)行設(shè)計(jì)與研究具有十分重要的意義?！　PLD(Complex Programmable Logic Device；復(fù)雜可編程邏輯器件)具有編程靈活、集成度高、

PCB表面貼裝焊接的不良原因和防止對(duì)策

一、潤(rùn)濕不良潤(rùn)濕不良是指焊接過程中焊料和PCB基板焊區(qū)，經(jīng)浸潤(rùn)后不生成金屬間的反應(yīng)，而造成漏焊或少焊故障。其原因大多是焊區(qū)表面受到污染，或沾上阻焊劑，或是被接合物表面生成金屬化合物層而引起的，例如銀的表面

充分發(fā)揮FPGA浮點(diǎn)IP內(nèi)核的優(yōu)勢(shì)

最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過了 100 GFLOPS。在所有信

FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。

NIOS II IDE 如何設(shè)置頭文件路徑

1. 選擇工程，鼠標(biāo)右鍵選擇Properties 圖12. 彈出項(xiàng)目屬性對(duì)話框，選擇Tool Settings標(biāo)簽下的Nios II CompileràGeneral 圖23. 在Include Paths處添加lib庫(kù)路徑 圖34. 添加完后點(diǎn)擊Apply & OK

電路板有鉛噴錫與無鉛噴錫的區(qū)別

基于FPGA的洗衣機(jī)控制系統(tǒng)設(shè)計(jì)

摘要：為提高家用雙缸洗衣機(jī)控制系統(tǒng)的性能，改善定時(shí)精確度和洗滌效果，基于可編程性強(qiáng)的FPGA設(shè)計(jì)了一種用于洗衣機(jī)的控制系統(tǒng)，并進(jìn)行了時(shí)序仿真。通過實(shí)驗(yàn)時(shí)設(shè)計(jì)方案進(jìn)行了完善，得到了可進(jìn)行數(shù)字化控制和顯示的洗

特斯拉線圈制作系列(二)，教你學(xué)會(huì)小型特斯拉線圈制作方法

近來，特斯拉線圈制作受到業(yè)界人士追捧。但特斯拉線圈制作過程并非所有人均能輕易掌握，其緣由在于特斯拉線圈制作涉及諸多專業(yè)知識(shí)。本文中，將為大家介紹一臺(tái)小型特斯拉線圈制作的方法，以幫助大家更好理解制作過程，并了解其相關(guān)知識(shí)。