www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

關(guān)閉

電子設(shè)計自動化

所屬頻道 工業(yè)控制

  • 探索升級 Xilinx FPGA助力大型強子對撞機大規(guī)模升級

    據(jù)國外媒體報道，一年前，歐洲核子研究組織的大型強子對撞機發(fā)現(xiàn)了有著“上帝粒子”之稱的希格斯玻色子。這是科學研究史上最偉大的發(fā)現(xiàn)之一?，F(xiàn)在，強子對撞機的電腦屏幕一片漆黑，控制臺前沒有任何人影，

  • 正弦信號發(fā)生器的設(shè)計與實現(xiàn)

    為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號及保證信號的高可靠性，設(shè)計出一種新型的正弦信號發(fā)生器。該正弦信號發(fā)生器以可編程邏輯器件CPLD和單片機AT89S52為基礎(chǔ)，采用數(shù)字頻率合成DDS技術(shù)實現(xiàn)頻率合成功能，結(jié)合高速D／A器件AD9713使得輸出頻率維持在1 k～10 MHz范圍內(nèi)，步進為100 Hz，且通過對CPLD采用相應(yīng)的數(shù)字控制算法實現(xiàn)調(diào)頻FM，調(diào)幅AM和鍵控PSK、ASK數(shù)字調(diào)制功能。測試結(jié)果表明，設(shè)計的正弦信號發(fā)生器輸出信號穩(wěn)定度優(yōu)于10-4，在頻率范圍內(nèi)50 Ω的負載上輸出正弦波電壓幅度穩(wěn)定在6±0．6 V，波形無明顯失真，系統(tǒng)的整體性能良好。

  • 基于FPGA的高斯白噪聲發(fā)生器設(shè)計

    0 引 言 現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項目，主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一

  • 利用Cadence PCB SI分析特性阻抗變化因素

    1、概要　　在進行PCB SI的設(shè)計時，理解特性阻抗是非常重要的。這次，我們對特性阻抗進行基礎(chǔ)說明之外，還說明Allegro的阻抗計算原理以及各參數(shù)和阻抗的關(guān)系。2、什么是特性阻抗？2.1　傳送線路的電路特性　　在高頻

  • 用單片機和CPLD實現(xiàn)步進電機的控制

    步進電機是一種將脈沖信號轉(zhuǎn)換成角位移的伺服執(zhí)行器件。其特點是結(jié)構(gòu)簡單、運行可靠、控制方便。尤其是步距值不受電壓、溫度的變化的影響、誤差不會長期積累，這給實際的應(yīng)用帶來了很大的方便。它廣泛用于消費類產(chǎn)品

  • 資深工程師PCB設(shè)計經(jīng)驗介紹

    作為一個電子工程師設(shè)計電路是一項必備的硬功夫，但是原理設(shè)計再完美，如果電路板設(shè)計不合理性能將大打折扣，嚴重時甚至不能正常工作。根據(jù)我的經(jīng)驗，我總結(jié)出以下一些PCB設(shè)計中應(yīng)該注意的地方，希望能對您有所啟示

  • 燃氣熱水器智能水溫控制的EDA實現(xiàn)

    摘要：針對現(xiàn)有燃氣熱水器水溫控制的不足之處，介紹一種智能型水溫控制器。采用大火力快速啟動方式縮短加熱時間，溫度反饋及超前控制方式縮小溫度穩(wěn)定時間、減小超調(diào)溫度，還設(shè)有安全保護、壽命均衡及燃燒穩(wěn)定性的控

  • Protel DXP詳細教程（一）

    Protel DXP教程導(dǎo)讀其實會Protel 99se的用戶，學習Protel dxp是很容易的，現(xiàn)在我給大家講講如何輕易的過渡到Protel dxp版本來。Protel DXP是一款Windows NT/XP的全32位電子設(shè)計系統(tǒng)。Protel DXP提供一套完全集成的設(shè)

  • LabVIEW的XY圖顯示實例

    例：繪制XY圖波形．打開位于LabVIEW安裝文件夾＼exmples＼general＼Graphs＼gengraph.llb中的XY Graph.vi程序，程序框圖如圖1所示。 圖1 XY Graph.vi程序框圖 程序利用For循環(huán)分別產(chǎn)生100個在0-2之間均勻分布的正弦

  • 淺談PCB設(shè)計中的阻抗匹配與0歐電阻

    1、阻抗匹配阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。根據(jù)接入方式阻抗匹配有串行和并行兩種方式;根據(jù)信號源頻率阻抗匹配可分為低頻和高頻兩種。(1)高頻信號一般使用串行阻抗匹配。串行電阻的阻

  • 基于FPGA的異步LVDS過采樣的研究和實現(xiàn)

    摘要：針對LVDS接口，研究并實現(xiàn)了一種基于FPGA的LVDS過采樣技術(shù)，重點對LVDS過采樣技術(shù)中系統(tǒng)組成、ISERDESE2、時鐘采樣、數(shù)據(jù)恢復(fù)單元、時鐘同步狀態(tài)機等關(guān)鍵技術(shù)進行了描述，并基于Xilinx FPGA進行了驗證，傳輸速

  • PCB設(shè)計關(guān)于“過孔蓋油”和“過孔開窗”區(qū)分

    關(guān)于“過孔蓋油”和“過孔開窗”此點(VIA和PAD的用法區(qū)分)，許多客戶和設(shè)計工程師在系統(tǒng)上下單時經(jīng)常會問這是什么意思，我的文件該選哪一個選項?現(xiàn)就此問題點說明如下：經(jīng)常碰到這樣的問題，設(shè)計

  • 基于FPGA的UART模塊的設(shè)計

    0 引 言 在計算機的數(shù)據(jù)通信中，外設(shè)一般不能與計算機直接相連，它們之間的信息交換主要存在以下問題： (1)速度不匹配。外設(shè)的工作速度和計算機的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。

  • 基于FPGA的m序列信號發(fā)生器設(shè)計

    摘要：m序列是一種偽隨機序列(PN碼)，廣泛用于數(shù)據(jù)白噪化、去白噪化、數(shù)據(jù)傳輸加密、解密等通信、控制領(lǐng)域?；贔PGA與Verilog硬件描述語言設(shè)計井實現(xiàn)了一種數(shù)據(jù)率按步進可調(diào)、低數(shù)據(jù)誤碼率、反饋多項式為的m序列信號

  • 用ARM對FPGA進行配置的原理與方法

    0引言基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠程升級時，