我們都知道在計算機世界中，歸根到最底層的計算，只有兩種狀態(tài)，既數(shù)字電路的開和關，對應于二進制數(shù)字1或0。任何最強大的計算機、最繁雜的計算也最終都是用通過1，0來實現(xiàn)的。這實際上暗合了中國古典哲學的"陰陽"，1，0生萬物。數(shù)字電路的發(fā)展史，又慢到大，有大到小，計算的性能越來越強大，但是發(fā)展卻一直符合一條規(guī)則，今天蟲蟲就和大家一家一起聊聊電子電路發(fā)展史、摩爾定律以及將來發(fā)展趨勢。

電子電路發(fā)展史——從真空管、晶體管到集成電路

真空管和ENIAC

計算機的最終計算是通過數(shù)字電路的開關狀態(tài)的切換來實現(xiàn)的，包括信息傳遞和設備聯(lián)通等。數(shù)字電路的發(fā)展最初，是在上個世紀50年代之前，電路是由真空管組成。由弗萊明發(fā)明的二極管，德福雷斯特改良的真空三極管，在此基礎上產(chǎn)生了第一臺通用計算機ENIAC(Electronic Numerical Integrator And Compute)。

第一代電子電路都是由抽成真空的巨大的玻璃管，所以叫真空管。真空管是利用燈絲或電路板的兩極來發(fā)射電子束來控制電流。然而，并非所有的管都被抽空，一些使用的氣體和較小的管使用光敏材料和磁場來控制電子的流動。它們都有共同點：價格昂貴，消耗大量電力并散發(fā)出巨大熱量。它們也非常不可靠，需要大量的維護。而且尺寸它們很大，難于制造更小型的"計算機"。

晶體管

晶體管的發(fā)明源于貝爾實驗室的研究，立足于找到一種價格便宜，耗電少或無耗電且不會升溫的元件。該元件還必須易于制造，切換速度快，體積小。1974年由William Shockley領導下，John Bardeen和Walter Brattain發(fā)明了滿足這些特性的晶體管。晶體管體積小，電阻也小，沒有活動部件(因此損耗很小)，并且可靠，幾乎不發(fā)熱。晶體管的發(fā)明，使得電子電路的研究空前活躍，晶體管性能，尺寸和可靠性的新發(fā)展幾乎每個月都會發(fā)生。

集成電路

德州儀器(Texas Instruments)的杰克基爾比(Jack Kilby)是世界上第一個向世界展示將很多這些晶體管放在單個晶圓(硅片)上的人之一。1959年，他為第一個IC或集成電路申請了專利。到了20世紀60年代，晶體管變得越來越小，我們制造復雜的IC并構(gòu)建更快，更小的"計算機"。

摩爾定律

上世紀五十年年代，飛兆半導體和英特爾的聯(lián)合創(chuàng)始人戈登摩爾(Gordon Moore)發(fā)表了一篇論文，指出每個集成電路的元件數(shù)量將在未來十年每年增加一倍。1975年，他回顧了他的預測，并表示組件的數(shù)量現(xiàn)在每兩年增加一倍。這就是著名的摩爾定律。

幾十年來摩爾定律一直被驗證是正確的。而且摩爾定律一直在指導芯片制造和設計。英特爾和AMD的研究人員一直以來都是根據(jù)摩爾定律設定目標和指標。由于摩爾定律迫使芯片設計的長足發(fā)，計算機也變得越來越小。摩爾定律不僅僅是一種預測，它已成為制造商旨在實現(xiàn)的目標和標準。以下是摩爾定律的一些實證：

1971年第一個半導體工藝之一是10微米(或者比一米小10萬倍)。到2001年，它是130納米，比1971年小近80倍。

截至2017年，最小的晶體管工藝為10納米，相比較人頭發(fā)直徑是100微米，比今晶體管大近10,000倍。

摩爾定律危機

隨著大規(guī)模電路發(fā)展，晶體管越來越小，集成數(shù)量成幾何級增加，其制造工藝卻越來越難了。克服這些技術和工藝壁壘不僅需要大量的時間和研究，還需要大量的資金和投資。因此，摩爾定律也中的時間也逐漸放緩，甚至可它可能會很快不成立，摩爾定律危機爆發(fā)(當然如果沒有巨大變革這是必然的)。

英特爾花了大約兩年半的時間才從2012年的22納米工藝發(fā)展到2014年的14納米工藝，之后10納米的研究和開發(fā)一直就問題不斷，多次延遲，可能要到2019年才能上市，不過好消息是AMD 7納米的顯卡和CPU會在2019年上市(見蟲蟲最近一篇文章《AMD未來產(chǎn)品展望...》)。因為摩爾定律不是真正的定律，只是一種預測或推測。盡管芯片制造商一直致力于實現(xiàn)并保持目標，但這樣做變得越來越困難。

援引摩爾本人2015年的話："我認為摩爾定律將在未來十年左右在消亡"。

量子隧穿

隨著電子元件越來越小(納米級)，量子特性和效應逐漸顯現(xiàn)。隨著我們不斷減小晶體管的尺寸，其Pn結(jié)耗盡層的尺寸也越來減小。耗盡層非常重要，用于阻止電子的流動。研究人員通過計算得出，由于電子在其耗盡區(qū)中的隧道效應，小于5nm的晶體管將無法阻止電子流動。由于隧穿，電子將不會感知耗盡區(qū)域，直接 "跨穿"。如果不能阻止電子流動，晶體管就會失效。

此外，我們現(xiàn)在正在慢慢接近原子本身的大小，理論上我們不能建立一個比原子小的晶體管。硅原子的直徑約為1納米，現(xiàn)在我們制造的晶體管的柵極尺寸約為該尺寸的10倍。就算是不考慮量子效應的??，我們也將達到晶體管的物理極限，無法做到更小。

電流和加熱效應

除了量子隧穿和物理極限，還有兩個很制約的工藝問題，那就是晶體管小尺寸的加熱效應。隨著晶體管變小，晶體管往往會變得更"漏"，即使在OFF狀態(tài)下。也不可避免要讓一些電流通過。這稱為漏電流。如果我們將漏電流設為100 nA如果CPU有1億個晶體管，那么泄漏電流將為10A。這將在幾分鐘內(nèi)耗盡手機電池。較高的柵極電壓可以減少漏電流量，但這會導致更多的加熱效應。即使不考慮到它，每個時鐘計算本身也消耗了大量的熱量。制造商必須使用這些屬性并使它們恰到好處地防止這些影響。隨著流程變得越來越小，工藝越來越難。

高漏電流還會導致暗硅和暗記憶的問題。即使我們芯片中可能有很多晶體管，但大多數(shù)晶體管必須保持關斷以防止芯片過熱和熔化。所有這些OFF狀態(tài)的晶體管大量占用了可用于放置其他元件的空間。這導致一個問題：我們真的需要更小，還是我們改進現(xiàn)有的芯片設計?

未來展望

5納米設計

考慮到所有這些因素，英特爾首席執(zhí)行官和國際半導體技術路線圖表示，5納米可能是能達到的最極限尺寸。預計5納米將在2021年首次亮相。那么在那之后我們還能期待什么呢?

Dennard's Scaling-Dennard Scaling被認為是摩爾定律的姊妹法。它由Robert Dennard于1974年制定，并指出隨著晶體管變小，它們的功率密度也會降低。這意味著隨著晶體管變小，操作它們所需的電壓和電流量也將減少。這個定律允許制造商減少晶體管的尺寸，并通過每次迭代的大幅跳躍來提高時鐘速度。然而在2007年左右，Dennard的Scaling崩潰了。這是因為在較小的尺寸下，泄漏電流會導致晶體管升溫并產(chǎn)生進一步的損耗。

我們可能已經(jīng)注意到，盡管晶體管變得更小，但是在過去十年中CPU計算速率并沒有上升，這是由于Dennard Scaling崩潰。高時鐘速率下的高損耗也是智能手機芯片使用較低時鐘速度(通常為1.5 GHz)的原因。

庫梅定律

通過改進當前的芯片實現(xiàn)并具有更好的指令流水線，我們可以改善芯片的性能。所以斯坦福的教授喬納森·庫梅提出了庫梅(Koomey)定律：每焦耳能量的計算次數(shù)將每1.5年翻一番。預計這種情況將持續(xù)到2048年，屆時Landauer的原理和熱力學簡單定律將阻止進一步的改進。目前，Landauer Limits的計算機效率約為0.00001%。

多核架構(gòu)

傳統(tǒng)的編程語言(如Java，C ++和Python)只能在單個設備上運行。但隨著設備變得越來越小和越來越便宜，我們可以在許多芯片上同時或并行地運行相同的程序，從而進一步提高性能。在這方面，像Golang，Node這樣的語言將扮演更重要的角色。

新材料研究

世界各地的研究人員正在尋找更新，更創(chuàng)新的方法來制造更小更快的晶體管。已經(jīng)證明，氮化鎵和石墨烯等材料在更快的開關頻率下具有更小的損耗。

量子計算

目前來來最可能解決方案是發(fā)展量子計算(Quantum Computers)。像D-Wave和Rigetti Computing這樣的公司正在這個領域廣泛開展工作，更重要的是，擴展Qubits的定律還沒有開始。繞過Dennard Scaling的方法是在單個芯片中放置更多內(nèi)核以提高性能。目前量子計算已經(jīng)顯示出巨大的前景，它的優(yōu)勢是一次可以擁有多個個狀態(tài)(與其他計算機0，1不同)。目前已經(jīng)有些實驗性質(zhì)的量子計算已經(jīng)取得很好的成果，比如基于量子技術的真正的隨機數(shù)算法已經(jīng)成功。