1. 前言

現(xiàn)場可編程門陣列 (FPGA) 用于醫(yī)療設(shè)備、有線通信、航空航天和國防等應(yīng)用。FPGA 通過提供可重新編程的電路來簡化設(shè)計(jì)過程；這種反復(fù)重新編程的能力可以實(shí)現(xiàn)快速原型設(shè)計(jì)，并且無需創(chuàng)建定制的專用集成電路 (ASIC)。即使數(shù)量很少，F(xiàn)PGA 也是一種相對便宜的解決方案，這使得它們在小型和大型公司中都很受歡迎。然而，由于為 FPGA 供電需要多個(gè)電源軌（如圖 1 所示），設(shè)計(jì)電源電路可能會(huì)令人困惑。

圖 1：基本 FPGA 原理圖

每個(gè)軌對電流、精度、電壓紋波、負(fù)載瞬變和排序有不同的要求。這意味著電源設(shè)計(jì)將需要多個(gè)電源來滿足所有不同的電源軌要求。、

2.電源的系統(tǒng)架構(gòu)

常，如圖 2 所示，設(shè)計(jì)人員將使用 DC/DC 轉(zhuǎn)換器從電源降壓到中間軌。然后，額外的電源會(huì)將中間電壓降低到所需的負(fù)載點(diǎn) (POL) 電源。

圖 2：典型系統(tǒng)架構(gòu)

第一步是決定中間軌使用什么電壓。最常見的中間軌電壓是 12V、5V 和 3.3V。通常，中間軌越低，電壓轉(zhuǎn)換到 POL 功率電平的效率就越高。然而，較低的中間軌電壓將需要較高的輸入電流。根據(jù)電源電壓的高低，可以降壓到 3.3V 的設(shè)備也較少。表 1 總結(jié)了權(quán)衡。

表 1：中間軌電壓權(quán)衡

定義系統(tǒng)架構(gòu)將決定我們的設(shè)計(jì)需要哪些設(shè)備和多少功率。選擇架構(gòu)后，我們可以繼續(xù)下一步：確定當(dāng)前級(jí)別。要確定當(dāng)前的要求，我建議我們使用 FPGA 供應(yīng)商提供的電子表格。從這些電子表格中，輸入我們正在使用的特定 FPGA 和我們設(shè)計(jì)的其他詳細(xì)信息（例如時(shí)鐘頻率和溫度），它將計(jì)算每個(gè)電源軌的電壓和電流要求。

一旦我們定義了系統(tǒng)架構(gòu)并估計(jì)了當(dāng)前的要求，就可以開始查看各個(gè)導(dǎo)軌的要求。

3.電源軌的要求

現(xiàn)在我們已經(jīng)從供應(yīng)商的電子表格中了解了每個(gè)單獨(dú)導(dǎo)軌的電壓和電流要求是什么，我們需要在選擇部件之前查看每個(gè)單獨(dú)導(dǎo)軌的要求。在本期文章中，我將重點(diǎn)介紹四種基本類型的導(dǎo)軌：內(nèi)核、收發(fā)器、輔助和輸入/輸出 (I/O) 導(dǎo)軌。這不是我們的特定 FGPA 可能擁有的所有導(dǎo)軌的列表，但它們是最常見的，并且每個(gè)都有不同的要求。表 1 總結(jié)了每個(gè)導(dǎo)軌的要求。

表 1：FPGA 軌要求

讓我們先看看核心電源軌。通常，核心軌的電壓要求較低，但需要大量電流。排序也是該軌道的一個(gè)重要問題。每個(gè) FPGA 都必須按特定順序打開和關(guān)閉，以滿足正確順序的每個(gè)電源軌。核心軌通常是第一個(gè)開啟和最后一個(gè)關(guān)閉的軌，因此我們應(yīng)該為核心軌使用專用電源。我將在下一篇博客中更詳細(xì)地介紹測序技術(shù)。最后，核心軌通常具有嚴(yán)格的輸出電壓容差要求。它必須具有至少 3% 的準(zhǔn)確度（某些 FPGA 系列可能對內(nèi)核軌 5% 的準(zhǔn)確度沒有問題）并且能夠以 <1A/μs 處理 50% 的負(fù)載階躍。

收發(fā)器軌對 FPGA 的所有軌有最嚴(yán)格的要求。它通常對公差有最嚴(yán)格的要求，需要 2.5-3% 的精度。該電源軌具有嚴(yán)格的噪聲要求，需要在很寬的頻率范圍內(nèi)具有 10mV 峰峰值或更小的電壓紋波。因此，我們可能需要為該導(dǎo)軌配備專用電源，即使它與另一個(gè)導(dǎo)軌具有相同的電壓要求。確保設(shè)計(jì)低噪聲電源，或者選擇具有保證電磁干擾 (EMI) 性能的電源模塊。電源的布局對于幫助實(shí)現(xiàn)低噪聲目標(biāo)也非常重要。確保我們的布局緊湊，電容器靠近設(shè)備引腳。

輔助導(dǎo)軌和 I/O 導(dǎo)軌通常具有相似的要求，因此我將一起討論它們。通常，相同的設(shè)備可能會(huì)為兩個(gè)電源軌供電。I/O 軌的電流要求將根據(jù)我們在應(yīng)用中使用的 I/O bank 的數(shù)量而有所不同，但通常電流要求低于核心軌。輔助和 I/O 軌具有更寬松的容差要求，通?？梢允褂镁雀哌_(dá) 5% 的設(shè)備。

在這篇文章中，我多次提到輸出電壓容差的重要性。重要的是要考慮兩種狀態(tài)下的容差：靜態(tài)和動(dòng)態(tài)。正如我們在圖 1 中看到的，在靜態(tài)（僅發(fā)生固定或逐漸變化時(shí)），容差由電壓紋波和電源調(diào)節(jié)構(gòu)成。通常為 1% 或 1.5%。接下來，我們需要考慮動(dòng)態(tài)狀態(tài)下的容差（發(fā)生快速變化時(shí)）。動(dòng)態(tài)狀態(tài)主要由瞬態(tài)下降和直流損耗組成。

圖 1 以 LMZ31520 為例，顯示了產(chǎn)生 1.65% 靜態(tài)輸出電壓容差的所有因素。這留下了大約 1.35% 的空間來涵蓋動(dòng)態(tài)變化。

圖 1：輸出電壓容差

有很多方法可以提高耐受性。在靜態(tài)下，可以采取措施改善電源穩(wěn)壓。選擇具有嚴(yán)格容差的反饋電阻器有助于提高整體容差。此外，我們可以通過提高所使用的開關(guān)頻率和添加額外的陶瓷輸出電容器來降低輸出電壓紋波。

我們可以采取措施提高動(dòng)態(tài)狀態(tài)下的容差。當(dāng)電源改變狀態(tài)時(shí)會(huì)發(fā)生瞬態(tài)下降。負(fù)載階躍大小、負(fù)載階躍速度和輸出電容都會(huì)影響瞬態(tài)下降量。如果載荷步小，則下垂將小。如果負(fù)載階躍大但變化速度慢，電源可以更容易地處理變化并且下垂會(huì)很小。

即使負(fù)載階躍很大，我們仍然可以通過調(diào)整輸出電容的大小來快速改進(jìn)。將旁路電容器直接放置在 FPGA 引腳上。通常，F(xiàn)PGA 供應(yīng)商會(huì)提供所需電容量的建議。我們還可以使用大容量電容器來支持上電期間或處理器狀態(tài)變化期間的負(fù)載階躍。確保選擇具有低等效串聯(lián)電阻 (ESR) 的高質(zhì)量電容器，例如陶瓷 X5R 或 X7R 介電電容器。添加不同類型的電容器也有幫助。大容量電容器通常更擅長濾除低頻，而陶瓷電容器更擅長濾除高頻。圖 2 描述了這些建議。

圖 2：輸出電容網(wǎng)絡(luò)

我們可以通過改進(jìn)布局技術(shù)來改善 DC 損耗。使用寬而厚的銅跡線并將電源放置在盡可能靠近 FPGA 的位置非常重要。最后，如果電源具有遙感功能，我們可以通過將其連接到負(fù)載的V OUT來改善調(diào)節(jié)。這允許它補(bǔ)償輸出引腳和負(fù)載之間的 IR 壓降。

3.電源設(shè)計(jì)步驟

如果我們是新設(shè)計(jì)師（或時(shí)間緊張），簡化 FPGA 電源的一種方法是選擇模塊作為電源。模塊集成了電感器和其他無源元件，以最小的設(shè)計(jì)創(chuàng)建一個(gè)簡單的解決方案。我們的許多模塊只需要三個(gè)組件：輸入電容器、輸出電容器和用于設(shè)置輸出電壓的電阻器。這有助于創(chuàng)建小而緊湊的占地面積，而無需電源布局方面的專業(yè)知識(shí)。

更少的組件不僅簡化了解決方案并減少了設(shè)計(jì)和調(diào)試所需的時(shí)間，而且還提高了可靠性。使用最少數(shù)量的組件可降低出現(xiàn)故障組件或設(shè)計(jì)錯(cuò)誤的風(fēng)險(xiǎn)。TI 在其數(shù)據(jù)表中保證了許多性能參數(shù)，包括電磁干擾 (EMI) 性能、熱性能和效率。這意味著我們可以更少地關(guān)注設(shè)計(jì)電源，而更多地關(guān)注為最終產(chǎn)品增加價(jià)值或更快地進(jìn)入市場。

模塊的缺點(diǎn)是通過電感或無源元件選擇來優(yōu)化解決方案的靈活性較低。模塊通常設(shè)計(jì)用于通用系統(tǒng)架構(gòu)，因此除非我們有特別嚴(yán)格的性能要求，否則它們是一個(gè)不錯(cuò)的選擇。模塊可以為大多數(shù)電源設(shè)計(jì)提供良好的性能和緊湊的解決方案尺寸，并且可以是一個(gè)很好的選擇，特別是對于空間受限、時(shí)間受限或初學(xué)者的電源設(shè)計(jì)人員。

表 1 列出了 TI 電源模塊產(chǎn)品系列中滿足 FPGA 電源軌要求的部分器件。

表 1：推薦用于 FPGA 電源的模塊

對于像核心軌這樣需要大量電流的軌，我推薦 LMZ31530/20 或 LMZ31710/07/04，它們的額定值分別為 30A/20A 或 10A/7A/4A，并且滿足 3% 的容差要求。這些器件還具有額外的功能——遠(yuǎn)程感應(yīng)，以改善負(fù)載調(diào)節(jié)和頻率同步，這有助于降低噪聲和電源，便于排序。

對于輔助和輸入/輸出 (I/O)，我建議將 TI 的 LMZ21700/1 或 LMZ20502/1 Nano 模塊用于輔助導(dǎo)軌或通用 I/O (GPIO) 導(dǎo)軌，或者 LMZ31704/7/10，如果你需要更高的電流。使用納米模塊的另一個(gè)優(yōu)勢是尺寸優(yōu)勢。如表 2 所示，Nano Modules 特別是通過 3mm x 3mm 的小型封裝提供了非常小的解決方案尺寸，并且需要最少的外部組件，使我們能夠輕松節(jié)省空間。

表 2：為 I/O 和 AUX 軌供電的最小解決方案

由于嚴(yán)格的噪聲要求，收發(fā)器軌通常是最難設(shè)計(jì)的。幸運(yùn)的是，所有 TI 模塊都使用屏蔽電感器，并通過了 Comité International Spécial des Perturbations Radioélectriques (CISPR) 22 Class B 標(biāo)準(zhǔn)的測試，這保證了模塊滿足低噪聲要求。